Das Libre-SOC-Projekt, das einen offenen Chip mit einer Hybridarchitektur im CDC 6600-Stil entwickelt, bei dem zur Reduzierung der Größe und Komplexität des Chips die CPU-, VPU- und GPU-Anweisungen nicht getrennt und in einer ISA angeboten werden hat das Stadium der Übergabe des ersten Testmusters an die Produktion erreicht. Das Projekt wurde ursprünglich unter dem Namen Libre RISC-V entwickelt, wurde aber nach der Entscheidung, RISC-V durch die OpenPOWER 3.0-Befehlssatzarchitektur (ISA) zu ersetzen, in Libre-SOC umbenannt.
Ziel des Projekts ist es, ein vollständiges, vollständig offenes und lizenzfreies System auf einem Chip (SoC) zu schaffen, das in Einplatinencomputern, Netbooks und verschiedenen tragbaren Geräten verwendet werden kann. Zusätzlich zu den CPU-spezifischen Anweisungen und Allzweckregistern bietet Libre-SOC die Möglichkeit, Vektoroperationen und spezielle Berechnungen durchzuführen, die für VPUs und GPUs typisch sind, in einem einzelnen Prozessor-Funktionsblock. Der Chip nutzt die OpenPOWER-Befehlssatzarchitektur, die Simple-V-Erweiterung mit Anweisungen zur Vektorisierung und parallelen Verarbeitung von Daten sowie spezielle Anweisungen für die ARGB-Konvertierung und gängige 3D-Operationen.
Die GPU-Anweisungen konzentrieren sich auf die Verwendung mit der Vulkan-Grafik-API und die VPU auf die Beschleunigung der YUV-RGB-Konvertierung und Dekodierung von MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis-Formate und Opus. Für Mesa wird ein kostenloser Treiber entwickelt, der die Fähigkeiten von Libre-SOC nutzt, um eine hardwarebeschleunigte Softwareimplementierung der Vulkan-Grafik-API bereitzustellen. Beispielsweise können Vulkan-Shader mithilfe einer JIT-Engine übersetzt werden, um sie mithilfe spezieller Anweisungen auszuführen, die in Libre-SOC verfügbar sind.
Im nächsten Testprototyp ist die Implementierung der SVP64-Erweiterung (Variable-length Vectorization) geplant, die den Einsatz des Libre-SOC als Vektorprozessor ermöglicht (zusätzlich zu 32 64-Bit-Allzweckregistern werden 128 Register bereitgestellt). für Vektorberechnungen). Der erste Prototyp umfasst nur einen Kern mit 300 MHz, aber innerhalb von zwei Jahren ist die Veröffentlichung einer 4-Kern-Version, dann einer 8-Kern-Version und langfristig einer 64-Kern-Version geplant.
Die erste Charge des Chips wird von TSMC mithilfe der 180-nm-Prozesstechnologie hergestellt. Alle Entwicklungen des Projekts werden unter kostenlosen Lizenzen vertrieben, einschließlich Dateien im GDS-II-Format mit einer Beschreibung der vollständigen Topologie des Chips, die ausreicht, um mit der eigenen Produktion zu beginnen. Libre-SOC wird der erste völlig unabhängige Chip sein, der auf der Power-Architektur basiert, die nicht von IBM hergestellt wird. Bei der Entwicklung wurden die Hardwarebeschreibungssprache nMigen (HDL auf Python-Basis, ohne Verwendung von VHDL und Verilog), die FlexLib-Standardzellenbibliotheken aus dem Chips4Makers-Projekt und das kostenlose Coriolis2 VLSI-Toolkit zur Konvertierung von HDL in GDS-II verwendet.
Die Entwicklung von Libre-SOC wurde von der NLnet Foundation finanziert, die im Rahmen eines Programms zur Schaffung überprüfbarer und vertrauenswürdiger grundlegender technischer Lösungen 400 Euro für die Entwicklung eines vollständig offenen Chips bereitgestellt hat. Der Chip hat eine Größe von 5.5 x 5.9 mm und enthält 130 Logikgatter. Es besteht aus vier 4-KB-SRAM-Modulen und einer 300-MHz-Phasenregelkreiseinheit (PLL).
Source: opennet.ru