Wie Sie wissen, hat der Kurator der PCI-Express-Schnittstelle, die interindustrielle Gruppe PCI-SIG, es eilig, die lange Verzögerung bei der Markteinführung einer neuen Version des PCI-Express-Busses mit der Spezifikation Version 5.0 aufzuholen. Die endgültige Version der PCIe 5.0-Spezifikationen wurde dadurch genehmigt
Spezifikationen sind Spezifikationen, aber für die praktische Umsetzung der neuen Schnittstelle werden funktionierende Chips und Blöcke für die Lizenzierung an externe Controller-Entwickler benötigt. Eine dieser Entscheidungen gestern und heute auf einer Konferenz in Taipeh
Die in Taiwan gezeigte Plattform nutzt Intels Vorserien-Chip, den Synopsys DesignWare-Controller und die physikalische Schicht PCIe 5.0 des Unternehmens, die unter Lizenz erworben werden kann, sowie Retimer von Astera Labs. Retimer sind Chips, die die Integrität von Taktimpulsen bei Störungen oder einem schwachen Signal wiederherstellen.
Wie Sie sich vorstellen können, nimmt die Signalintegrität mit zunehmender Geschwindigkeit der Datenübertragung auf einer Leitung tendenziell ab, je länger die Kommunikationsleitungen werden. Gemäß den Spezifikationen für die PCIe 4.0-Leitung beträgt die Übertragungsreichweite beispielsweise ohne Verwendung von Anschlüssen auf der Leitung nur 30 cm. Für die PCIe 5.0-Leitung ist dieser Abstand sogar noch kürzer und selbst bei einer solchen Entfernung ist eine Einbeziehung erforderlich Retimer im Steuerkreis. Astera Labs ist es gelungen, Retimer zu entwickeln, die sowohl in der PCIe 4.0-Schnittstelle als auch als Teil der PCIe 5.0-Schnittstelle arbeiten können, was auf der Konferenz demonstriert wurde.
Source: 3dnews.ru