Nur wenige wissen, dass die ARC-Prozessorarchitektur neben ARM, MIPS und x86 eine der am weitesten verbreiteten Architekturen ist. Die in den 1980er Jahren entwickelte ARC-Architektur wird etwa jedes Jahr in einer Vielzahl von Mikrocontrollern für eine Vielzahl von High-Tech-Produkten eingesetzt Geräte.
Kürzlich kündigte die Synopsys Corporation eine neue Generation von 32- und 64-Bit-ARC-Prozessorkernen an, die eine Verdreifachung der Leistung im Vergleich zu ihren Vorgängern versprechen und auch den Aufbau von Systems-on-Chip mit 12 Kernen ermöglichen. Die neuen Kerne werden es Synopsys somit ermöglichen, in einer Reihe neuer Bereiche mit ARM zu konkurrieren.
„Eingebettete Anwendungen wie SSD-Controller oder Netzwerke werden immer komplexer und erfordern erhebliche Leistungssteigerungen bei begrenzter Leistung und Größe“, sagte John Koeter, Senior Vice President für Marketing und Strategie für geistiges Eigentum bei Synopsys. „Mit der Veröffentlichung der neuen ARCv3-Architektur und der ARC HS5x- und HS6x-Kerne können Entwickler die steigenden Leistungsanforderungen ihrer SoCs heute und in Zukunft erfüllen.“
Die neuen Synopsys DesignWare ARC-Prozessorfamilien umfassen 32-Bit-Kerne und 64-Bit-Kernel . Die neu angekündigten Prozessoren zielen auf eine breite Palette von Anwendungen ab, beispielsweise SSD-Controller (Solid State Drive), Netzwerkcontroller, Autopiloten für Fahrzeuge, Infotainmentsysteme für Kraftfahrzeuge und viele andere. Unter Berücksichtigung der wachsenden Anforderungen an RAM können Sie mit 64-Bit-ARC HD6x Systeme mit 4,5 PB DRAM erstellen, während Geräte, die auf ARC HD5x basieren, sich auf kleinere Volumina beschränken müssen. Die tatsächliche Menge an unterstütztem RAM wird jedoch höchstwahrscheinlich vom verwendeten Betriebssystem bestimmt, und die sichtbaren Vorteile von 64-Bit-CPUs werden von einer breiteren Pipeline und einer größeren Registerdatei bestimmt.
Die Architekturen DesignWare ARC HS5x und DesignWare ARC HS6x unterstützen den ARCv3-Befehlssatz, der mit APEX-Befehlen (ARC Processor EXtensions) erweitert werden kann, wenn einige der Clients etwas Bestimmtes benötigen. Darüber hinaus ist der ARC HS57D mit einem digitalen Signalprozessor ARCv3DSP mit Unterstützung für 150 Befehle ausgestattet. Die neuen Kerne verfügen über eine Pipeline-Tiefe von 10 Stufen, können zwei Befehle pro Taktzyklus ausführen und sind zudem mit einer 128-Bit-Gleitkommaeinheit ausgestattet. Gleichzeitig unterstützen die fortschrittlichsten Kernel-Versionen einen Second-Level-Cache (L2) mit einer Größe von bis zu 16 MB.
Apropos Leistung: Synopsys gibt 3 DMIPS pro MHz in ganzzahligen Berechnungen sowie 5,1 CoreMark pro MHz an, was für Miniaturkerne mit minimalem Stromverbrauch sehr gut ist. 3 DMIPS pro MHz sind also höher als bei recht leistungsstarken Prozessoren , während 5,1 CoreMark pro MHz höher sind als alle anderen
|
Prozessorkerne Synopsys DesignWare ARC HS5x und HS6x |
|||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Befehlssatz | ARCv3 | ||||
| APEX-Anweisungen | Unterstützt | ||||
| Kapazität | 32-Bit | 64-Bit | |||
| Anweisungen pro Zyklus | 2 | ||||
| Förderlänge | 10-Schritte | ||||
| DSP | - | ARCv3DSP 150 Anleitungen |
- | - | - |
| FPU-Genauigkeit | FP16, FP32, FP64 | ||||
| Prozessorcluster | 12 Kerne | ||||
| Beschleuniger pro Cluster | 16 Booster | ||||
| L1 | Befehlscache + Datencache | ||||
| L2 | - | - | 16MB | - | 16MB |
| Maximaler Speicher | 64 GB (abhängig vom Betriebssystem) | 4,5 Petabyte | |||
| Frequenz (bei t/p 16FFC) | 1,8 GHz | ||||
| DMIPS | 5400 DMIPS pro Kern / 3 DMIPS pro MHz | ||||
| Core Mark | 9180 CoreMark pro Kern / 5,1 CoreMark pro MHz | ||||
Eines der Hauptmerkmale der neuen Produktfamilien DesignWare ARC HS5x und DesignWare ARC HS6x ist die Möglichkeit, System-on-Chip (SoC) mit 12 Allzweck-Prozessorkernen und 16 Spezialbeschleunigern zu erstellen. Jeder Kern/Beschleuniger in einem solchen Prozessor läuft mit seiner eigenen Taktfrequenz und nutzt sein eigenes Energiesubsystem, um die Energieeffizienz zu maximieren. Zusammen mit den neuen Kernen bietet Synopsys auch eine On-Chip-Cache-kohärente Verbindung mit einer Datenübertragungsrate von 800 GB/s.
Diese Art von SoC auf Basis der ARC-Architektur ist heutzutage nicht sehr verbreitet, aber die Berücksichtigung vielversprechender Prozessoren für Autopilotsysteme, Datenspeicherung, Datenflusskontrolle, Multicores und verschiedene Arten von Beschleunigern wird sich als sehr nützlich erweisen. Letzteres wird es Synopsys ermöglichen, mit ARM-Kernen um Platz im SoC für diese Anwendungen zu konkurrieren, was bisher noch nicht der Fall war. So hat der SSD-Hersteller Starblaze bereits Interesse an den Kernen DesignWare ARC HS5x und DesignWare ARC HS6x geweckt.
„Hochleistungs-Embedded-Entwickler stehen ständig vor neuen Herausforderungen, wenn es darum geht, hohe Leistung mit großen Speichermengen sowie Leistungs- und Größenbeschränkungen zu erreichen“, sagte Bruce Cheng, Chefwissenschaftler bei Starblaze. „Die Multi-Core-Fähigkeiten der neuen 32-Bit-ARC-HS5x- und 64-Bit-HS6x-Prozessoren von Synopsys werden es uns ermöglichen, ein neues Maß an Energieeffizienz zu erreichen, das andere derzeit auf dem Markt erhältliche Prozessoren nicht bieten.“
Synopsys wird ab dem dritten Quartal 56 die ARC-Kerne HS57, HS58D, HS66, HS68, HS56 sowie deren Multiprozessorversionen HS57MP, HS58DMP, HS66MP, HS68MP, HS2020MP anbieten. Darüber hinaus wird das Unternehmen das ARC MetaWare Development Toolkit zur Erstellung von Chips auf Basis dieser Kerne sowie einen Simulator und Verifizierer zur Überprüfung der Funktionalität des SoC vor der Implementierung in Silizium anbieten. Was die Unterstützung durch Betriebssysteme betrifft, werden die neuen Kernel mit einer Reihe von Linux-Distributionen, Zephyr sowie verschiedenen Arten proprietärer Betriebssysteme kompatibel sein.
Source: 3dnews.ru