Das Konsortium GlobalPlatform hat das Projekt Pavona angekündigt, das eine offene Distribution von Hardwarekomponenten entwickelt, aus denen produktionsbereite, sichere Chips mit RISC-V-Mikroarchitektur zusammengestellt werden können. Die Distribution bietet eine modulare Bibliothek von IP-Blöcken und Referenzimplementierungen von Chips, die zur Zertifizierung bereit und auf Produktionsfähigkeit (tapeout-proven) getestet sind. Durch die Kombination von Elementen aus dieser Bibliothek können eigene Chips für verschiedene Anwendungsbereiche zusammengestellt werden, von Rechenzentren über KI-Beschleuniger und spezielle Controller bis hin zu eingebetteten Systemen mit begrenzten Ressourcen und Internet-of-Things (IoT)-Geräten. Die Ergebnisse des Projekts werden unter der Lizenz Apache 2.0 verbreitet.
Unter den Gründern des Projekts sind 12 Unternehmen und Organisationen, darunter Qualcomm Technologies, Meta, Analog Devices, Baochip, die SIMPLE Crypto Association, Tenstorrent, Winbond und ZeroRISC. Das Projekt entwickelt sich auf einer neutralen Plattform, die nicht von einzelnen Herstellern abhängig ist, und wird von den Teilnehmern der rund um das Projekt gebildeten Gemeinschaft geleitet.
Pavona bietet IP-Blöcke mit RISC-V-Kernen (Ibex RV32IMCB und VexII), Kryptobeschleunigern mit Unterstützung für klassische und post-quanten Kryptokosten, OTP/Flash-Controller, SRAM, JTAG, ADC, I2C, GPIO und SPI. Zu den auf Hardwareebene implementierten Kryptokosten gehören: HMAC, KMAC, AES, EDN, ASCON, ML-KEM, ML-DSA, DSA-SHA2 und SLH-DSA-SHAKE. Vollständige Dokumentation und Ressourcen zur Verifikation vor der Produktion (Design Verification collateral) sowie RTL-Code werden bereitgestellt. Neben den Hardwarekomponenten stellt das Projekt auch Software zur Verfügung, wie eine kryptografische Bibliothek zur Integration mit den Kryptobeschleunigern, Firmware und begleitende Utilities.
Auf Basis von Pavona wurden zwei Referenzimplementierungen entwickelt: ein isolierter Chip mit integrierten kryptografischen Funktionen zur Verwendung als „Root of Trust“ und eine „Root of Trust“-Implementierung für die Chiplet-Architektur, die in der Produktion mit dem TSMC 3nm (N3) Fertigungsverfahren getestet wurden. Chiplets ermöglichen die Erstellung kombinierter hybrider integrierter Schaltungen (Multichip-Module), die aus unabhängigen Halbleiterblöcken bestehen. Es wird angemerkt, dass Pavona das erste Projekt ist, das einen produktionsbereiten, in die Chips integrierten offenen Stack mit Unterstützung für post-quantenkryptografische Algorithmen (PQC) bietet.
Quelle: opennet.ru
