Gestern Abend tauchte im Internet ein technisches Dokument auf, das einige der Eigenschaften der erwarteten Ryzen 4000-Prozessoren beschreibt, die auf der Zen 3-Mikroarchitektur basieren. Im Allgemeinen brachte es keine besonderen Enthüllungen, bestätigte jedoch viele der zuvor getroffenen Annahmen .
Der Dokumentation zufolge behalten Ryzen-4000-Prozessoren (Codename Vermeer) das in ihren Vorgängern der Zen-2-Generation eingeführte Chiplet-Layout bei. Künftige Massenprozessoren werden wie bisher über ein I/O-Chiplet und ein oder zwei CCDs verfügen ( Core Complex Die) – Chiplets, die Rechenkerne enthalten.
Der Hauptunterschied zwischen Zen 3-Prozessoren wird die interne Struktur des CCD sein. Während derzeit jeder CCD zwei Quad-Core-CCX (Core Complex) enthält, von denen jeder über ein eigenes 3 MB großes L16-Cache-Segment verfügt, werden die Ryzen 4000-Chiplets aus einem Acht-Core-CCX bestehen. Das Volumen des L3-Cache in jedem CCX wird von 16 auf 32 MB erhöht, was jedoch offensichtlich nicht zu einer Änderung der gesamten Cache-Speicherkapazität führt. Prozessoren der Ryzen 4000-Serie mit acht Kernen, die nun über ein CCD-Chiplet verfügen, erhalten einen 32 MB großen L3-Cache, und 16-Kern-CPUs mit zwei CCD-Chiplets erhalten einen 64 MB großen L3-Cache, der aus zwei Segmenten besteht.
Änderungen beim Volumen des L2-Cache sind nicht zu erwarten: Jeder Prozessorkern verfügt über 512 KB Second-Level-Cache.
Allerdings wird die Vergrößerung von CCX offensichtliche Auswirkungen auf die Leistung haben. Jeder der Kerne im Zen 3 wird direkten Zugriff auf einen größeren Teil des L3-Cache haben, und darüber hinaus können mehr Kerne direkt und unter Umgehung des Infinity Fabric kommunizieren. Dies bedeutet, dass Zen XNUMX die Kommunikationslatenz zwischen den Kernen verringert und die Auswirkungen der begrenzten Bandbreite des Infinity Fabric-Busses des Prozessors auf die Leistung verringert, was bedeutet, dass der IPC-Indikator (pro Takt ausgeführte Anweisungen) letztendlich ansteigt.
Gleichzeitig sprechen wir nicht von einer Erhöhung der Anzahl der Kerne bei Consumer-Prozessoren. Die maximale Anzahl der CCD-Chiplets im Ryzen 4000 wird auf zwei begrenzt, sodass die maximale Anzahl der Kerne im Prozessor 16 nicht überschreiten kann.
Auch bei der Speicherunterstützung sind keine grundlegenden Änderungen zu erwarten. Wie aus dem Dokument hervorgeht, bleibt der maximal offiziell unterstützte Modus für den Ryzen 4000 DDR4-3200.
Über die Zusammensetzung der Modellpalette und die Frequenzen der darin enthaltenen Prozessoren macht die Dokumentation keine Angaben. Genauere Informationen werden offenbar am 8. Oktober bekannt gegeben, wenn AMD eine Sonderveranstaltung zu Ryzen 4000-Prozessoren und der Zen 3-Mikroarchitektur abhalten wird.
Source:
Source: 3dnews.ru