Die GhostWrite-Sicherheitsanfälligkeit, die vollständigen Zugriff auf den physikalischen Speicher der CPU RISC-V XuanTie ermöglicht.

Forscher des Helmholtz-Zentrums für Informationssicherheit (CISPA) haben die Ergebnisse einer Studie zur Sicherheit von Prozessoren auf Basis der RISC-V-Architektur veröffentlicht und Informationen zu einer Schwachstelle mit dem Codenamen GhostWrite offengelegt. Diese Schwachstelle betrifft die RISC-V-Prozessoren XuanTie C910, die von dem chinesischen Unternehmen T-Head (einer Tochtergesellschaft von Alibaba) hergestellt werden und als Open-Source-Projekte entwickelt werden. Die Schwachstelle ermöglicht es einem Angreifer mit eingeschränktem, nicht privilegiertem Zugang zum System, Daten in beliebige Bereiche des physischen Speichers zu lesen und zu schreiben sowie Zugriff auf die Steuerung von Peripheriegeräten wie Netzwerkarten zu erhalten, die MMIO (Memory-Mapped Input/Output) verwenden.

Die Schwachstelle resultiert aus Ungenauigkeiten in der Architektur des Prozessors, die mit der Isolation der vom Hersteller hinzugefügten Prozessoranweisungen zusammenhängen. Diese Anweisungen erweitern den RISC-V-Befehlssatz und ermöglichen den direkten Zugriff auf DRAM, um die Mechanismen der virtuellen Speicherverwaltung zu umgehen. Die Ausführung bestimmter erweiterter Anweisungen direkt mit dem physischen Speicher anstelle des virtuellen Speichers ermöglicht es, die Speicherisolation zwischen Prozessen zu umgehen.

Die vorbereitete Angriffstechnik ist zu 100 % reproduzierbar und erfordert die Ausführung des eigenen Codes innerhalb von nur wenigen Mikrosekunden. Software-Isolationsmethoden wie Container und Sandbox-Umgebungen behindern die Ausnutzung der Schwachstelle nicht. Um die Schwachstelle zu blockieren, hilft nur das vollständige Deaktivieren der Unterstützung für Vektor-Erweiterungen, was zu einem Rückgang der Leistung in den rvv-bench-Tests um 33 % führt (im Bericht wird eine Reduzierung von 77 % angegeben, auf der Zusammenfassungsseite jedoch 33 %, wobei in den Details ein Rückgang der Leistung von memcpy um 33 % und von memset um 8 % erwähnt wird), und auch etwa die Hälfte der für Anwendungen verfügbaren Befehlssatzarchitektur reduziert.

Die CPU XuanTie C910 gehört zu den leistungsstärksten RISC-V-Chips auf dem Markt und wird bereits aktiv in Servern Cloud-Systemen und Laptops eingesetzt. Ein Beispiel für das Problem zeigt sich bei den Scaleway Elastic Metal RV1-Servern, in den Lichee Cluster 4A-Clustern, im Lichee Book 4A-Laptop, in der Lichee Console 4A-Spielkonsole, im tragbaren Computer Lichee Pocket 4A sowie in den Einplatinen-PCs Sipeed Lichee Pi 4A, Milk-V Meles und BeagleV-Ahead.

Als Beispiel haben Forscher einen Exploit erstellt, der es einem nicht privilegierten Benutzer ermöglicht, Root-Rechte in Linux zu erlangen. Der Exploit ändert den Inhalt der Seitentabelle im Speicher, der zur Übersetzung von virtuellen Adressen in physische verwendet wird, um virtuelle Adressen zu erhalten, die mit beliebigen physischen Adressen verknüpft sind. Zudem wurde ein Beispiel-Exploit vorbereitet, um den Inhalt des Kernspeichers und anderer Prozesse auszulesen, was es ermöglicht, in dem Speicher gespeicherte Verschlüsselungsschlüssel und Passwörter zu extrahieren.

Zusätzlich haben Forscher zwei weitere, weniger gefährliche architektonische Schwachstellen identifiziert – eine betrifft die T-Head XuanTie C906 Prozessoren, die andere die T-Head XuanTie C908. Beide Schwachstellen sind auf einen Denial-of-Service-Angriff beschränkt, der durch das Anhalten des CPU-Betriebs verursacht wird. Diese Schwachstellen könnten eine Gefahr für Cloud-Plattformen darstellen, die auf T-Head XuanTie-Chips basieren, da es bei Zugriff auf ausführbaren Code in einer Cloud-Umgebung möglich ist, auch die Dienste anderer Benutzer, die auf derselben Plattform gehostet werden, zu unterbrechen. Server.

Die Probleme wurden mit dem RISCVuzz-Framework identifiziert, das für das Fuzzing von CPUs entwickelt wurde. Das Framework erkennt Unterschiede in der Implementierung identischer erweiterter Befehle auf verschiedenen CPUs, basierend auf der Annahme, dass aufgrund des Fehlens eines einheitlichen Registers für RISC-V-Befehlssätze identisch kodierte Befehle auf Chips verschiedener Hersteller zu unterschiedlichen Verhaltensweisen führen können. Die Überprüfung bestand darin, das Verhalten bei der Verarbeitung von Prozessorbefehlen auf unterschiedlichen RISC-V-CPUs zu vergleichen und mögliche Schwachstellen in Situationen zu analysieren, in denen Unterschiede im Verhalten festgestellt wurden.

Quelle: opennet.ru