Die Rostec State Corporation und das Technologieunternehmen Yadro (ICS Holding) beabsichtigen, bis 2025 einen neuen Prozessor für Laptops, PCs und Server auf Basis der RISC-V-Architektur zu entwickeln und mit der Produktion zu beginnen. Es ist geplant, Arbeitsplätze in Rostec-Abteilungen und Institutionen des Ministeriums für Bildung und Wissenschaft, des Bildungsministeriums und des Gesundheitsministeriums der Russischen Föderation mit Computern auszustatten, die auf dem neuen Prozessor basieren. In das Projekt werden 27,8 Milliarden Rubel investiert (davon 9,8 Milliarden aus dem Bundeshaushalt), was mehr ist als die Gesamtinvestitionen in die Produktion von Elbrus- und Baikal-Prozessoren. Gemäß dem Geschäftsplan planen sie, im Jahr 2025 60 Systeme auf Basis neuer Prozessoren zu verkaufen und dafür 7 Milliarden Rubel zu verdienen.
Seit 2019 ist Yadro, ein Server- und Speicherunternehmen, Eigentümer von Syntacore, einem der ältesten Entwickler spezialisierter offener und kommerzieller RISC-V-IP-Kerne (IP Core), und außerdem einer der Gründer der gemeinnützigen Organisation RISC-V International überwacht die Entwicklung der RISC-V-Befehlssatzarchitektur. Somit sind mehr als genug Ressourcen, Erfahrung und Kompetenz vorhanden, um einen neuen RISC-V-Chip zu entwickeln.
Es wird berichtet, dass der zu entwickelnde Chip einen 8-Kern-Prozessor enthalten wird, der mit 2 GHz arbeitet. Für die Produktion ist geplant, den 12-nm-Technikprozess zu nutzen (zum Vergleich: Im Jahr 2023 plant Intel die Produktion eines Chips auf Basis des SiFive P550 RISC-V-Kerns mit 7-nm-Technologie und im Jahr 2022 soll in China der XiangShan-Chip produziert werden , ebenfalls mit einer Frequenz von 2 GHz, unter Verwendung des technischen Verfahrens 14 nm).
Syntacore bietet derzeit die Lizenzierung des RISC-V SCR7-Kerns an, der für den Einsatz in Consumer-Computern geeignet ist und die Verwendung von Linux-basierten Systemen unterstützt. SCR7 implementiert die RISC-V RV64GC-Befehlssatzarchitektur und umfasst einen virtuellen Speichercontroller mit Speicherseitenunterstützung, MMU, L1/L2-Caches, Gleitkommaeinheit, drei Berechtigungsstufen, AXI4- und ACE-kompatible Schnittstellen und SMP-Unterstützung (bis zu 8 Kerne).
Was die Software betrifft, wird die RISC-V-Unterstützung in Debian GNU/Linux erfolgreich entwickelt. Darüber hinaus kündigte Canonical Ende Juni die Bildung vorgefertigter Builds von Ubuntu 20.04 LTS und 21.04 für die RISC-V-Boards SiFive HiFive Unmatched und SiFive HiFive Unleashed an. RISC-V wurde kürzlich auch auf die Android-Plattform portiert. Bemerkenswert ist, dass Yadro seit 2017 Silber-Mitglied der Linux Foundation ist und außerdem Mitglied des OpenPOWER Foundation-Konsortiums, das die OpenPOWER-Befehlssatzarchitektur (ISA) fördert.
Denken Sie daran, dass RISC-V ein offenes und flexibles Maschinenanweisungssystem bereitstellt, das den Bau von Mikroprozessoren für beliebige Anwendungen ermöglicht, ohne dass Lizenzgebühren erforderlich sind oder Nutzungsbedingungen auferlegt werden. Mit RISC-V können Sie vollständig offene SoCs und Prozessoren erstellen. Derzeit entwickeln verschiedene Unternehmen und Communities unter verschiedenen freien Lizenzen (BSD, MIT, Apache 2.0) auf Basis der RISC-V-Spezifikation mehrere Dutzend Varianten von Mikroprozessorkernen, SoCs und bereits produzierten Chips. Zu den Betriebssystemen mit hochwertiger Unterstützung für RISC-V gehören GNU/Linux (seit den Veröffentlichungen von Glibc 2.27, binutils 2.30, gcc 7 und dem Linux-Kernel 4.15 vorhanden) und FreeBSD.
Source: opennet.ru