Die Veröffentlichung des CoreBoot 4.16-Projekts wurde veröffentlicht, in dessen Rahmen eine kostenlose Alternative zu proprietärer Firmware und BIOS entwickelt wird. Der Projektcode wird unter der GPLv2-Lizenz vertrieben. An der Erstellung der neuen Version waren 170 Entwickler beteiligt, die 1770 Änderungen vorbereitet haben.
Wichtigste Neuerungen:
- Unterstützung für 33 Motherboards hinzugefügt, von denen 22 auf Geräten mit Chrome OS oder auf Google-Servern verwendet werden. Zu den Nicht-Google-Gebühren gehören:
- Acer Aspire VN7-572G
- und chausie
- ASROCK H77 Pro4-M
- Asus P8Z77-M
- Emulation QEMU power9
- Intel Alderlake-N RVP
- Prodrive-Atlas
- Star Labs Star Labs StarBook Mk V (i3-1115G4 und i7-1165G7)
- System76 Gaze16 3050, 3060 und 3060-b
- Der Support für Google Corsola-, Nasher- und Stryke-Motherboards wurde eingestellt.
- Unterstützung für Power9-CPU und AMD Sabrina SoC hinzugefügt.
- Es wurde eine Option zum Deaktivieren des IME-Subsystems (Intel Management Engine) hinzugefügt, das auf den meisten modernen Motherboards mit Intel-Prozessoren vorhanden ist und als separater Mikroprozessor implementiert ist, der unabhängig von der CPU arbeitet und Aufgaben ausführt, die vom Betriebssystem getrennt werden müssen, wie z B. die Verarbeitung geschützter Inhalte (DRM), die Implementierung von TPM-Modulen (Trusted Platform Module) und Low-Level-Schnittstellen zur Überwachung und Steuerung von Geräten. Um IME in Systemen mit Prozessoren von der Skylake-Familie bis Alder Lake zu deaktivieren, wird im CMOS der Parameter me_state verwendet, der den Wert 1 zuweist, wodurch die Engine deaktiviert wird. Um den CSME-Status über CMOS zu ändern, wurde die Methode „.enable“ hinzugefügt, deren Status dem Parameter me_state entspricht.
- Coreboot-Configurator hinzugefügt, eine einfache GUI zum Ändern der CMOS-Einstellungen in Coreboot CBFS mit dem Dienstprogramm nvramtool.
- Das Dienstprogramm apcb_v3_edit zum Bearbeiten von APCB V3-Binärdateien (AMD PSP Customization Block) und zum Ersetzen von bis zu 16 SPD (Serial Presence Detect) wurde hinzugefügt.
- Aktualisierte Submodule amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs und vboot.
- Der Code zur Konfiguration von LAPIC (Local Advanced Programmable Interrupt Controller) wurde nach MP init verschoben.
- Unterstützung für ANSI-Escape-Sequenzen hinzugefügt, um wichtige Ereignisse wie Fehler und Warnungen hervorzuheben, wenn Protokolle in der interaktiven Konsole angezeigt werden.
- Die Funktion cbmem_dump_console wurde implementiert, ähnlich wie cbmem_dump_console_to_uart, funktioniert jedoch mit häufig konfigurierten Konsolen.
- Die Livebildeinstellungen sind an die Arbeit mit der NixOS 21.11-Distribution angepasst. Das IASL-Paket wurde eingestellt und durch acpica-tools ersetzt.
- Der U-Boot-Bootloader wurde auf Version 2021.10 aktualisiert.
- Unterstützung für Systeme mit mehr als 128 CPU-Kernen hinzugefügt.
- Treiber für Semtech sx9360 SAR-Näherungssensoren hinzugefügt, die in Samsung-Geräten verwendet werden.
- Treiber für SGenesys Logic GL9750 SD-Controller hinzugefügt, die in Chromebooks verwendet werden.
- Unterstützung für Realtek RT8125 Ethernet-Controller hinzugefügt.
- Treiber für Fibocom 5G WWAN ACPI hinzugefügt.
- Unterstützung für gemischte Speichertopologien bei Verwendung von DDR4 hinzugefügt.
- Unterstützung für die FSP 2.3-Spezifikation (Flexible Software Package) hinzugefügt.
- Der Code zur Berechnung von Hashes, die bei der Überprüfung und Bewertung des CBFS-Status verwendet werden, wurde überarbeitet
- Unterstützung für die PCI-e Resizable BAR-Technologie (Base Address Registers) hinzugefügt, die es der CPU ermöglicht, auf den gesamten Videospeicher der PCI-Karte zuzugreifen.
Darüber hinaus wird ein Übergangsplan ab Version 4.18 zur vierten Ausgabe des Ressourcenzuweisungsmechanismus (RESOURCE_ALLOCATOR_V4) vorgestellt, der Unterstützung für die Manipulation mehrerer Ressourcenbereiche, die Nutzung des gesamten Adressraums und die Speicherzuweisung in Bereichen über 4 GB hinzufügt. Coreboot 4.18, das im November erwartet wird, plant außerdem, den klassischen Multiprozessor-Initialisierungsmechanismus (LEGACY_SMP_INIT) abzuschaffen und ihn durch den PARALLEL_MP-Initialisierungscode zu ersetzen.
Source: opennet.ru