Veröffentlichung von Coreboot 4.16.

Die Version 4.16 des CoreBoot-Projekts wurde veröffentlicht, das eine freie Alternative zu proprietären Firmware- und BIOS-Lösungen entwickelt. Der Quellcode des Projekts wird unter der GPLv2-Lizenz veröffentlicht. An der neuen Version haben 170 Entwickler mit 1770 Änderungen mitgewirkt.

Hauptneuheiten:

• Unterstützung für 33 Motherboards hinzugefügt, von denen 22 in Geräten mit Chrome OS oder auf Servern Google eingesetzt. Unter den nicht mit Google verbundenen Platinen sind:
  • Acer Aspire VN7-572G
  • AMD Chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • Emulation QEMU power9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs StarBook Mk V (i3-1115G4 und i7-1165G7)
  • System76 gaze16 3050, 3060 und 3060-b
• Die Unterstützung für die Motherboards Google Corsola, Nasher und Stryke wurde eingestellt.
• Unterstützung für CPU Power9 und SoC AMD Sabrina hinzugefügt.
• Die Option zum Deaktivieren des IME-Subsystems (Intel Management Engine) wurde hinzugefügt. Dieses ist in den meisten modernen Motherboards mit Intel-Prozessoren integriert und funktioniert als separater Mikroprozessor, der unabhängig von der CPU arbeitet. Er führt Aufgaben aus, die von dem Betriebssystem getrennt werden müssen, wie die Verarbeitung geschützter Inhalte (DRM), die Implementierung von TPM-Modulen (Trusted Platform Module) und niedrigstufige Schnittstellen zur Überwachung und Verwaltung von Hardware. Um IME in Systemen mit Prozessoren von Skylake bis Alder Lake zu deaktivieren, wird im CMOS der Parameter me_state verwendet. Das Setzen des Wertes auf 1 führt zur Deaktivierung des Motors. Um den CSME-Zustand über CMOS zu ändern, wurde die Methode „.enable“ hinzugefügt, deren Zustand dem Parameter me_state entspricht.
• Der coreboot-configurator wurde hinzugefügt, eine einfache grafische Benutzeroberfläche zur Änderung von CMOS-Einstellungen im Coreboot CBFS, die das Tool nvramtool verwendet.
• Das Tool apcb_v3_edit wurde hinzugefügt, um Binärdateien des APCB V3 (AMD PSP Customization Block) zu bearbeiten und bis zu 16 SPD (Serial Presence Detect) darin einzufügen.
• Die Submodule amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs und vboot wurden aktualisiert.
• Im MP init wurde der Code zur Konfiguration des LAPIC (Local Advanced Programmable Interrupt Controller) integriert.
• Es wurde Unterstützung für ANSI Escape-Sequenzen hinzugefügt, um wichtige Ereignisse wie Fehler und Warnungen bei der Protokollausgabe in der interaktiven Konsole hervorzuheben.
• Die Funktion cbmem_dump_console wurde implementiert, die ähnlich wie cbmem_dump_console_to_uart funktioniert, jedoch mit standardmäßig konfigurierten Konsolen.
• Die Einstellungen des Live-Images wurden für die Verwendung mit der Distribution NixOS 21.11 angepasst. Der Support für das Paket iasl wurde eingestellt und durch acpica-tools ersetzt.
• Der U-Boot-Bootloader wurde auf Version 2021.10 aktualisiert.
• Unterstützung für Systeme mit mehr als 128 CPU-Kernen wurde hinzugefügt.
• Ein Treiber für die Semtech sx9360 SAR Näherungssensoren, die in Samsung-Geräten verwendet werden, wurde hinzugefügt.
• Ein Treiber für die SD-Controller SGenesys Logic GL9750, die in Chromebooks verwendet werden, wurde hinzugefügt.
• Die Unterstützung für Ethernet-Controller von Realtek RT8125 wurde hinzugefügt.
• Ein Treiber für Fibocom 5G WWAN ACPI wurde hinzugefügt.
• Unterstützung für hybride Speichertopologien unter Verwendung von DDR4 wurde hinzugefügt.
• Unterstützung für die FSP 2.3-Spezifikation (Flexible Software Package) wurde hinzugefügt.
• Der Code zur Berechnung von Hashes, die zur Überprüfung und Bewertung des Zustands von CBFS verwendet werden, wurde überarbeitet.
• Die Unterstützung für die PCI-e Resizable BAR-Technologie (Basisadressregister) wurde hinzugefügt, die es der CPU ermöglicht, auf den gesamten Videospeicher der PCI-Karte zuzugreifen.

Außerdem wurde ein Übergangsplan vorgestellt, der mit der Veröffentlichung 4.18 in Kraft tritt. Diese Version führt die vierte Ausgabe des Ressourcenzuweisungsmechanismus (RESOURCE_ALLOCATOR_V4) ein, der die Manipulation mehrerer Ressourcenbereiche, die Nutzung des gesamten Adressraums und die Zuweisung von Speicher über 4 GB unterstützt. In der voraussichtlich im November veröffentlichten Coreboot-Version 4.18 wird auch die Legacy-Initialisierung des multiplen Prozessorbetriebs (LEGACY_SMP_INIT) als veraltet erklärt, ersetzt durch den Parallel-Initialisierungscode (PARALLEL_MP).

Quelle: opennet.ru