{"id":101722,"date":"2021-10-22T10:23:30","date_gmt":"2021-10-22T08:23:30","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78"},"modified":"2021-10-22T10:23:30","modified_gmt":"2021-10-22T08:23:30","slug":"kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/kompaniya-sifive-predstavila-yadro-risc-v-operezhayushhee-po-proizvoditelnosti-arm-cortex-a78","title":{"rendered":"Das Unternehmen SiFive hat einen RISC-V-Kern vorgestellt, der in der Leistung den ARM Cortex-A78 \u00fcbertrifft.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Das Unternehmen SiFive, gegr\u00fcndet von den Sch\u00f6pfern der RISC-V-Befehlsarchitektur und verantwortlich f\u00fcr die Entwicklung des ersten RISC-V-Prototyps, hat einen neuen RISC-V CPU-Kern in der SiFive Performance-Reihe vorgestellt. Dieser ist 50 % schneller als der vorherige Spitzenkern P550 und \u00fcbertrifft in der Leistung den ARM Cortex-A78, den leistungsst\u00e4rksten Prozessor auf ARM-Basis. Die SoCs, die auf diesem neuen Kern basieren, sind in erster Linie f\u00fcr Serversysteme und Workstations konzipiert, es ist jedoch auch m\u00f6glich, abgespeckte Varianten f\u00fcr mobile und eingebettete Ger\u00e4te zu entwickeln. <\/p>\n
Im Vergleich zum P550 enth\u00e4lt der neue SiFive-Prozessor-Kern 16 MB L3-Cache anstelle von 4 MB, kann auf einem Chip bis zu 16 Kerne statt 4 integrieren, arbeitet mit einer Frequenz von bis zu 3,5 GHz anstelle von 2,4 GHz und unterst\u00fctzt DDR5-Speicher sowie den PCI-Express 5.0-Bus. Die Gesamtarchitektur des neuen Kerns \u00e4hnelt der des P550 und bietet ebenfalls eine modulare Struktur, die es erm\u00f6glicht, zus\u00e4tzliche Einheiten mit spezialisierten Beschleunigern oder GPUs in die SoC zu integrieren. Genauere Informationen werden im Dezember ver\u00f6ffentlicht, w\u00e4hrend die f\u00fcr Experimente auf FPGA bereitgestellten RTL-Daten im n\u00e4chsten Jahr bekannt gegeben werden. <\/p>\n
RISC-V bietet ein offenes und flexibles System von Maschinenanweisungen, das die Entwicklung von vollst\u00e4ndig offenen SoCs und Mikroprozessoren f\u00fcr verschiedenste Anwendungen erm\u00f6glicht, ohne dabei Lizenzgeb\u00fchren zu verlangen oder Einschr\u00e4nkungen bei der Nutzung aufzuerlegen. Derzeit entwickeln verschiedene Unternehmen und Gemeinschaften auf Basis der RISC-V-Spezifikation unter verschiedenen offenen Lizenzen (BSD, MIT, Apache 2.0) insgesamt 111 Varianten von Mikroprozessorkernen, 31 Plattformen, 12 SoCs und 12 fertiggestellte Produkte. \n Quelle: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"