{"id":102418,"date":"2021-11-29T15:36:38","date_gmt":"2021-11-29T13:36:39","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-razvivaet-novuyu-otkrytuyu-arhitekturu-proshivok-universal-scalable-firmware"},"modified":"2021-11-29T15:36:38","modified_gmt":"2021-11-29T13:36:39","slug":"intel-razvivaet-novuyu-otkrytuyu-arhitekturu-proshivok-universal-scalable-firmware","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/news\/intel-razvivaet-novuyu-otkrytuyu-arhitekturu-proshivok-universal-scalable-firmware","title":{"rendered":"Intel entwickelt eine neue offene Architektur f\u00fcr die Universal Scalable Firmware.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die Firma Intel entwickelt eine neue Architektur f\u00fcr die Universal Scalable Firmware (USF), die darauf abzielt, die Entwicklung aller Komponenten des Software-Stacks f\u00fcr Firmware zu vereinfachen, die f\u00fcr verschiedene Ger\u00e4tekategorien von Servern bis hin zu Systemen auf einem Chip (SoC) reicht. USF bietet Abstraktionslevel, die es erm\u00f6glichen, die Logik der Low-Level-Hardwareinitialisierung von den Plattformkomponenten zu trennen, die f\u00fcr die Konfiguration, das Firmware-Update, die Sicherheits\u00fcberpr\u00fcfung und das Booten des Betriebssystems zust\u00e4ndig sind. Ein Entwurf der Spezifikation und der Implementierung der typischen Elemente der USF-Architektur wurde auf GitHub ver\u00f6ffentlicht. <\/p>\n
USF hat eine modulare Struktur, die nicht an bestimmte L\u00f6sungen gebunden ist und es erm\u00f6glicht, verschiedene bestehende Projekte zu nutzen, die Phasen der Hardwareinitialisierung und des Bootens implementieren, wie das UEFI-Stack TianoCore EDK2, die minimalistische Firmware Slim Bootloader, den Bootloader U-Boot und die Plattform CoreBoot. Als Payload-Umgebungen, die zum Auffinden des Bootloaders und zur \u00dcbergabe der Kontrolle an das Betriebssystem verwendet werden, k\u00f6nnen das UEFI-Interface, die LinuxBoot-Schicht (f\u00fcr das direkte Booten des Linux-Kernels), VaultBoot (verifiziertes Booten) und der Hypervisor ACRN eingesetzt werden. F\u00fcr Betriebssysteme werden typische Schnittstellen wie ACPI, UEFI, Kexec und Multi-boot bereitgestellt. <\/p>\n
USF hebt eine separate Schicht zur Unterst\u00fctzung von Hardware (FSP, Firmware Support Package) hervor, die \u00fcber eine gemeinsame API mit der universellen und anpassbaren Schicht zur Plattform-Orchestrierung (POL, Platform Orchestration Layer) interagiert. FSP abstrahiert solche Operationen wie CPU-Reset, Hardwareinitialisierung, die Arbeit mit SMM (System Management Mode), Authentifizierung und Verifizierung auf SoC-Ebene. Die Orchestrierungsschicht vereinfacht die Erstellung von ACPI-Schnittstellen, unterst\u00fctzt typische Bootloader-Bibliotheken, erm\u00f6glicht die Nutzung von Rust zur Erstellung sicherer Firmware-Komponenten und gibt die M\u00f6glichkeit, die Konfiguration mithilfe der Markupsprache YAML festzulegen. Auf der POL-Ebene werden auch Attestierung (Authentifizierung) und Organisation der sicheren Installation von Updates durchgef\u00fchrt.
<\/center> <\/p>\n
Es wird erwartet, dass die neue Architektur Folgendes erm\u00f6glicht: <\/p>\n
\n
Die Komplexit\u00e4t und die Kosten der Entwicklung von Firmware f\u00fcr neue Ger\u00e4te reduzieren, indem vorhandener Code standardisierter Komponenten wiederverwendet wird, eine modulare Architektur eingesetzt wird, die nicht an bestimmte Bootloader gebunden ist, und durch die M\u00f6glichkeit, eine universelle API zur Konfiguration der Module zu nutzen.\n
Die Qualit\u00e4t und Sicherheit der Firmware erh\u00f6hen, indem verifizierbare Module f\u00fcr die Interaktion mit der Hardware und eine sicherere Infrastruktur zur \u00dcberpr\u00fcfung der Authentizit\u00e4t und Verifizierung der Firmware verwendet werden.\n
Verschiedene Bootloader und Payload-Komponenten je nach den zu l\u00f6senden Aufgaben nutzen.\n
Die Einf\u00fchrung neuer Technologien beschleunigen und den Entwicklungszyklus verk\u00fcrzen \u2014 Entwickler k\u00f6nnen sich ausschlie\u00dflich auf die spezifische Funktionalit\u00e4t konzentrieren und im \u00dcbrigen auf bew\u00e4hrte Komponenten zur\u00fcckgreifen.\n
Die Entwicklung von Firmware f\u00fcr verschiedene gemischte Rechenarchitekturen (XPU) skalieren, die neben der CPU auch einen eingebetteten diskreten Grafikbeschleuniger (dPGU) und programmierbare Netzwerkger\u00e4te zur Beschleunigung von Netzwerkoperationen in Rechenzentren, die Cloud-Systeme unterst\u00fctzen (IPU, Infrastructure Processing Unit), umfassen. <\/ul>\n
![\"Intel](\"\/wp-content\/uploads\/2021\/11\/45e4802b1c10b8c0877936db8c4c7186.jpg\")
<\/center> <\/p>\n