{"id":103858,"date":"2022-04-23T09:36:48","date_gmt":"2022-04-23T07:36:48","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-hpvm-2-0-kompilyator-dlya-cpu-gpu-fpga-i-apparatnyh-uskoritelej"},"modified":"2022-04-23T09:36:48","modified_gmt":"2022-04-23T07:36:48","slug":"opublikovan-hpvm-2-0-kompilyator-dlya-cpu-gpu-fpga-i-apparatnyh-uskoritelej","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/opublikovan-hpvm-2-0-kompilyator-dlya-cpu-gpu-fpga-i-apparatnyh-uskoritelej","title":{"rendered":"HPVM 2.0, der Compiler f\u00fcr CPU, GPU, FPGA und Hardware-Beschleuniger, wurde ver\u00f6ffentlicht.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Das LLVM-Projekt hat die Version 2.0 des Compilers HPVM (Heterogeneous Parallel Virtual Machine) vorgestellt, die darauf abzielt, das Programmieren f\u00fcr heterogene Systeme zu vereinfachen. Es bietet Werkzeuge zur Codegenerierung f\u00fcr CPU, GPU, FPGA und anwendungsorientierte Hardwarebeschleuniger. Der Code des Projekts wird unter der Apache 2.0 Lizenz ver\u00f6ffentlicht. <\/p>\n
Das Programmieren f\u00fcr heterogene parallele Systeme ist aufgrund der unterschiedlichen Komponenten in einem System, die verschiedene Parallelit\u00e4tsmodelle (CPU-Kerne, Vektorbefehle, GPUs usw.), unterschiedliche Befehlss\u00e4tze und verschiedene Speicherm hierarchien verwenden, kompliziert. Jede Systemkonfiguration nutzt eine eigene Kombination dieser Komponenten. Die zentrale Idee des HPVM-Projekts besteht darin, ein einheitliches Modell f\u00fcr die Kompilierung parallel ausf\u00fchrbarer Programme zu verwenden, das f\u00fcr verschiedene Arten von Hardware angewendet werden kann, die parallele Berechnungen unterst\u00fctzen, einschlie\u00dflich GPUs, Vektorbefehlen, Mehrkernprozessoren, FPGAs und verschiedenen spezialisierten Chipbeschleunigern. <\/p>\n
Im Gegensatz zu anderen Systemen versucht HPVM, drei M\u00f6glichkeiten zur Organisation heterogener Berechnungen zu kombinieren \u2013 eine program- und hardwareunabh\u00e4ngige Intermediate Representation (IR), eine virtuelle Architektur des Befehlssatzes (V-ISA) und das runtime Scheduling. <\/p>\n
\n
Die HPVM-Zwischenrepr\u00e4sentation erweitert die Zwischenrepr\u00e4sentation von LLVM durch die Anwendung eines hierarchischen Datenflussgraphen, der es erm\u00f6glicht, Parallelit\u00e4t auf Aufgaben-, Daten- und Berechnungspipeline-Ebene zu erfassen. Die HPVM-Zwischenrepr\u00e4sentation beinhaltet ebenfalls Vektorbefehle und Shared Memory. Das Hauptziel der Anwendung der Zwischenrepr\u00e4sentation ist die effiziente Codegenerierung und Optimierung f\u00fcr heterogene Systeme.\n
Die virtuelle Architektur des Befehlssatzes (V-ISA) abstrahiert die niederleveligen Merkmale der Hardware und vereinheitlicht verschiedene Formen der Parallelit\u00e4t und Speicherarchitekturen, indem sie lediglich das grundlegende Modell der Parallelit\u00e4tsbereitstellung \u2013 den Datenflussgraphen \u2013 verwendet. V-ISA erm\u00f6glicht die Portabilit\u00e4t zwischen verschiedenen Ger\u00e4tetypen f\u00fcr parallele Berechnungen und gew\u00e4hrleistet, dass bei der Verwendung unterschiedlicher Elemente heterogener Systeme keine Leistungseinbu\u00dfen auftreten. Die virtuelle ISA kann auch genutzt werden, um universellen ausf\u00fchrbaren Code von Programmen bereitzustellen, der mit CPU, GPU, FPGA und verschiedenen Beschleunigern ausgef\u00fchrt werden kann.\n
Flexible Planungsrichtlinien f\u00fcr den Rechenprozess werden zur Laufzeit angewendet und basieren sowohl auf Programm-Informationen (Graphstruktur) als auch auf der Kompilierung einzelner Programmknoten zur Ausf\u00fchrung auf einem der in der System verf\u00fcgbaren Zielrechenger\u00e4te. <\/ul>\n
Die durch das Projekt entwickelten Code-Generatoren sind in der Lage, Anwendungs-Module, die mithilfe einer virtuellen ISA definiert wurden, zur Ausf\u00fchrung auf NVIDIA-GPUs (cuDNN und OpenCL), Intel AVX-Vektorinstruktionen, FPGAs und mehrkernigen x86-CPUs zu \u00fcbersetzen. Es wird festgestellt, dass die Leistung der HPVM-\u00dcbersetzer mit dem handgeschriebenen OpenCL-Code f\u00fcr GPUs und Vektorberechnungsger\u00e4te vergleichbar ist. <\/p>\n
Die wichtigsten Neuerungen in HPVM 2.0: <\/p>\n
\n
Eine sprachliche Frontend-L\u00f6sung namens Hetero-C++ wird vorgestellt, die das Multithreading von Anwendungen in C\/C++ vereinfacht, um sie f\u00fcr HPVM zu kompilieren. Hetero-C++ definiert Erweiterungen f\u00fcr Parallelismus auf Daten- und hierarchischer Aufgabenebene, die in HPVM-Thread-Graphen umgewandelt werden.\n
Ein FPGA-Backend wurde hinzugef\u00fcgt, das die Ausf\u00fchrung von Code auf Intel-FPGAs unterst\u00fctzt. F\u00fcr die Durchf\u00fchrung wird das Intel FPGA SDK f\u00fcr OpenCL verwendet.\n
Das DSE-Framework (Design Space Exploration) wurde hinzugef\u00fcgt, das Compiler-Optimierungen und Engpass-Erkennungssysteme f\u00fcr das automatische Tuning von Anwendungen auf einer bestimmten Hardwareplattform umfasst. Das Framework enth\u00e4lt ein vorgefertigtes Leistungsmodell f\u00fcr Intel-FPGAs und erm\u00f6glicht die Anbindung eigener Optimierungs-Handler f\u00fcr beliebige Ger\u00e4te, die von HPVM unterst\u00fctzt werden. Optimierungen k\u00f6nnen sowohl auf der Ebene des HPVM-Datenflussgraphen als auch auf der LLVM-Ebene angewendet werden.\n
Die LLVM-Komponenten wurden auf Version 13.0 aktualisiert.\n
Der Code wurde reorganisiert, um die Navigation durch den Code, die Bibliotheken und Tools zu vereinfachen.\n
Die Infrastruktur f\u00fcr Tests wurde verbessert, und es wurden neue Tests f\u00fcr verschiedene Komponenten von HPVM hinzugef\u00fcgt. <\/ul>\n