{"id":111428,"date":"2023-11-11T03:10:14","date_gmt":"2023-11-11T01:10:14","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2023-11-11T03:10:14","modified_gmt":"2023-11-11T01:10:14","slug":"dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/news\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Vortex 2.0 ist verf\u00fcgbar, ein offenes GPGPU auf Basis der RISC-V-Architektur","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die zweite Version des Vortex-Projekts wurde ver\u00f6ffentlicht, das ein offenes GPGPU basierend auf der RISC-V-Befehlsarchitektur entwickelt und f\u00fcr die Durchf\u00fchrung paralleler Berechnungen mit der OpenCL-API und dem SIMT-Modell (Single Instruction, Multiple Threads) ausgelegt ist. Das Projekt kann auch f\u00fcr Forschungsarbeiten im Bereich 3D-Grafik und zur Entwicklung neuer GPU-Architekturen verwendet werden. Schaltpl\u00e4ne, Beschreibungen der Hardwarebl\u00f6cke in Verilog, Simulatoren, Treiber und begleitende Projektdokumentation werden unter der Apache 2.0-Lizenz ver\u00f6ffentlicht. <\/p>\n
Die Grundlage des GPGPU bildet das standardm\u00e4\u00dfige ISA RISC-V, das um einige zus\u00e4tzliche Instruktionen erweitert wurde, die erforderlich sind, um GPU-Funktionen und das Thread-Management zu unterst\u00fctzen. Dabei wurden \u00c4nderungen an der RISC-V-Befehlsarchitektur auf ein Minimum beschr\u00e4nkt und vorhandene Vektorinstruktionen nach M\u00f6glichkeit verwendet. Ein \u00e4hnlicher Ansatz wird im Projekt RV64X verfolgt, das ebenfalls ein offenes GPU auf Basis der RISC-V-Technologien entwickelt. <\/p>\n
<\/center> <\/p>\n
F\u00fcr die Grafik wird auf den Vortex-Technologien das offene GPU Skybox entwickelt, das die Grafik-API Vulkan unterst\u00fctzt. Der auf der FPGA Altera Stratix 10 basierende Prototyp von Skybox, der 32 Kerne (512 Threads) umfasst, konnte bei einer Frequenz von 230 MHz eine F\u00fcllrate von 3,7 Gigapixel pro Sekunde (29,4 Gigatransaktionen pro Sekunde) erreichen. Es wird darauf hingewiesen, dass dies das erste offene GPU mit Software- und Hardware-Implementierung ist, das Vulkan unterst\u00fctzt. <\/p>\n
Haupmerkmale von Vortex: <\/p>\n
\n
Unterst\u00fctzung von 32- und 64-Bit-Befehlsarchitekturen RISC-V RV32IMF und RV64IMAFD. <\/li>\n
Anpassbare Anzahl von Kernen, Aufgabenbl\u00f6cken (warps) und Threads.\n
Anpassbare Anzahl von ALUs, FPUs, LSUs und SFUs f\u00fcr jeden Kern.\n
Anpassbare Breite der Pipeline-Ausgabe (pipeline issue width).\n
Optionale gemeinsame Speicher und Caches der Ebenen L1, L2 und L3.\n
Unterst\u00fctzung der OpenCL 1.2-Spezifikation.\n
Implementierungsm\u00f6glichkeiten auf FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 und Xilinx Versal VCK5000.\n
Erweiterte Instruktionen: \u201etex\u201c zur Beschleunigung der Texturverarbeitung, vx_rast zur Rasterisierungssteuerung, vx_rop zur Verarbeitung von Fragmenten, Tiefe und Transparenz, vx_imadd zur Durchf\u00fchrung der \u201emultiplizieren und addieren\u201c-Operation, vx_wspawn, vx_tmc und vx_bar zur Aktivierung von Fronten von Instruktionen und Threads in diesen (wavefront, eine Gruppe von Threads, die parallel im SIMD Engine ausgef\u00fchrt werden), vx_split und vx_join.\n
Die Unterst\u00fctzung der Zwischendarstellung von Shadern SPIR-V wird durch \u00dcbersetzung in OpenCL realisiert.\n
F\u00fcr die Anwendungsentwicklung steht ein Toolkit zur Verf\u00fcgung, das angepasste PoCL-Varianten (Compiler und Runtime OpenCL) f\u00fcr die Arbeit mit Vortex, LLVM\/Clang, GCC und Binutils umfasst.\n
Die Simulation des Chips wird mit Verilator (Verilog-Simulator), RTLSIM (RTL-Simulation) und SimX (Software-Simulation) unterst\u00fctzt. <\/ul>\n
Zu den \u00c4nderungen in Version Vortex 2.0 geh\u00f6ren: <\/p>\n
\n
Die Mikroarchitektur wurde optimiert.\n
Die Unterst\u00fctzung der 64-Bit-Architektur des RISC-V-Kommandosatzes RV64IMAFD wurde hinzugef\u00fcgt.\n
Die M\u00f6glichkeit zur Implementierung auf Xilinx FPGA wurde hinzugef\u00fcgt.\n
Unterst\u00fctzung f\u00fcr LLVM 16 und Ubuntu 20.04 wurde hinzugef\u00fcgt.\n
Es wurde ein Refactoring durchgef\u00fchrt und Korrekturen f\u00fcr bei der Qualit\u00e4tseinsch\u00e4tzung identifizierte M\u00e4ngel vorgenommen. <\/ul>\n
![\"Vortex](\"\/wp-content\/uploads\/2023\/11\/200fcfdbad5e085ae5e1b154b75b1210.png\")
<\/center> <\/p>\n