{"id":111428,"date":"2023-11-11T03:10:14","date_gmt":"2023-11-11T01:10:14","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2023-11-11T03:10:14","modified_gmt":"2023-11-11T01:10:14","slug":"dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/dostupen-vortex-2-0-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Vortex 2.0 ist jetzt verf\u00fcgbar, ein offener GPGPU auf Basis der RISC-V-Architektur.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die zweite Version des Vortex-Projekts wurde ver\u00f6ffentlicht, das eine Open-Source-GPGPU auf der Grundlage der RISC-V-Befehlssatzarchitektur entwickelt, die f\u00fcr die Durchf\u00fchrung paralleler Berechnungen unter Verwendung der OpenCL-API und des SIMT-Modells (Single Instruction, Multiple Threads) ausgelegt ist. Das Projekt kann auch bei der Forschung im Bereich 3D-Grafik und der Entwicklung neuer GPU-Architekturen verwendet werden. Schaltpl\u00e4ne, Beschreibungen von Hardwaremodulen in Verilog, ein Simulator, Treiber und begleitende Projektdokumentation werden unter der Apache 2.0-Lizenz ver\u00f6ffentlicht. <\/p>\n
Die Grundlage des GPGPU bildet ein typisches ISA RISC-V, das um einige zus\u00e4tzliche Befehle erweitert wurde, die zur Unterst\u00fctzung von GPU-Funktionen und zur Verwaltung von Streams erforderlich sind. Dabei sind die \u00c4nderungen in der RISC-V-Befehlssatzarchitektur minimiert und es werden nach M\u00f6glichkeit bereits vorhandene Vektorbefehle genutzt. Ein \u00e4hnlicher Ansatz wird im Projekt RV64X verfolgt, das ebenfalls ein offenes GPU auf Basis von RISC-V-Technologien entwickelt. <\/p>\n
<\/center> <\/p>\n
F\u00fcr die Vortex-Technologien wird ein offenes GPU Skybox entwickelt, das die Grafik-API Vulkan unterst\u00fctzt. Der Prototyp Skybox, der auf einem Altera Stratix 10 FPGA basiert und 32 Kerne (512 Threads) umfasst, erreichte bei einer Frequenz von 230 MHz eine F\u00fcllrate von 3,7 Gigapixeln pro Sekunde (29,4 Gigatransaktionen pro Sekunde). Es ist bemerkenswert, dass dies die erste offene GPU mit Software- und Hardware-Implementierung ist, die Vulkan unterst\u00fctzt. <\/p>\n
Hauptmerkmale von Vortex: <\/p>\n
\n
Unterst\u00fctzung von 32- und 64-Bit-Architekturen der RISC-V-Befehlss\u00e4tze RV32IMF und RV64IMAFD. <\/li>\n
Konfigurierbare Anzahl an Kernen, Taskblocks (warps) und Threads.\n
Anpassbare Anzahl von ALU, FPU, LSU und SFU f\u00fcr jeden Kern.\n
Einstellbare Breite der Pipeline-Ausgabe.\n
Optionale gemeinsame Speicherkapazit\u00e4t sowie Caches der Ebenen L1, L2 und L3.\n
Unterst\u00fctzung der OpenCL-Spezifikation 1.2.\n
M\u00f6glichkeit zur Realisierung auf Basis von FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 und Xilinx Versal VCK5000.\n
Erweiterte Anweisungen: «tex» zur Beschleunigung der Texturverarbeitung, vx_rast zur Steuerung der Rasterung, vx_rop zur Verarbeitung von Fragmenten, Tiefe und Transparenz, vx_imadd zur Ausf\u00fchrung der Operation «multiplizieren und addieren», vx_wspawn, vx_tmc und vx_bar zur Aktivierung der Anweisungsfronten und der darin enthaltenen Threads (Wavefront, Satz von F\u00e4den, die parallel von SIMD-Engines ausgef\u00fchrt werden), vx_split und vx_join.\n
Die Unterst\u00fctzung f\u00fcr die Zwischenrepr\u00e4sentation von Shaders SPIR-V erfolgt durch \u00dcbersetzung in OpenCL.\n
F\u00fcr die Anwendungsentwicklung steht ein Toolkit zur Verf\u00fcgung, das angepasste Varianten von PoCL (OpenCL-Compiler und -Laufzeit), LLVM\/Clang, GCC und Binutils umfasst.\n
Die Simulation des Chipbetriebs wird durch Verilator (Verilog-Simulator), RTLSIM (RTL-Simulation) und SimX (Software-Simulation) unterst\u00fctzt. <\/ul>\n
\u00c4nderungen in Version Vortex 2.0: <\/p>\n
\n
Die Mikroarchitektur wurde optimiert.\n
Unterst\u00fctzung f\u00fcr die 64-Bit-RISC-V-Befehlssatzarchitektur RV64IMAFD hinzugef\u00fcgt.\n
M\u00f6glichkeit zur Implementierung auf Basis von Xilinx-FPGAs hinzugef\u00fcgt.\n
Unterst\u00fctzung f\u00fcr LLVM 16 und Ubuntu 20.04 hinzugef\u00fcgt.\n
Refactoring durchgef\u00fchrt und Fehlerbehebungen vorgenommen, die bei der Qualit\u00e4tsbewertung festgestellt wurden. <\/ul>\n
![\"Vortex](\"\/wp-content\/uploads\/2023\/11\/200fcfdbad5e085ae5e1b154b75b1210.png\")
<\/center> <\/p>\n