{"id":115783,"date":"2024-05-15T02:59:19","date_gmt":"2024-05-15T00:59:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-05-15T02:59:19","modified_gmt":"2024-05-15T00:59:20","slug":"opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/opublikovan-vortex-2-1-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Vortex 2.1 ver\u00f6ffentlicht: Offenes GPGPU basierend auf der RISC-V-Architektur","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Eine neue Version des Vortex-Projekts wurde ver\u00f6ffentlicht, das ein offenes GPGPU basierend auf der Befehlssatzarchitektur RISC-V entwickelt. Es ist f\u00fcr die Durchf\u00fchrung paralleler Berechnungen mit Hilfe der OpenCL-API und des SIMT (Single Instruction, Multiple Threads) Ausf\u00fchrungsmodells ausgelegt. Das Projekt kann auch f\u00fcr Forschungsarbeiten im Bereich 3D-Grafik und die Entwicklung neuer GPU-Architekturen verwendet werden. Schaltpl\u00e4ne, Beschreibungen der Hardwarekomponenten in Verilog, Simulatoren, Treiber und begleitende Projektdokumentation werden unter der Apache 2.0-Lizenz verbreitet. <\/p>\n
Die Grundlage des GPGPU bildet ein typisches ISA RISC-V, das um einige zus\u00e4tzliche Befehle erweitert wurde, die zur Unterst\u00fctzung von GPU-Funktionen und zur Verwaltung von Streams erforderlich sind. Dabei sind die \u00c4nderungen in der RISC-V-Befehlssatzarchitektur minimiert und es werden nach M\u00f6glichkeit bereits vorhandene Vektorbefehle genutzt. Ein \u00e4hnlicher Ansatz wird im Projekt RV64X verfolgt, das ebenfalls ein offenes GPU auf Basis von RISC-V-Technologien entwickelt. <\/p>\n
<\/center> <\/p>\n
Hauptmerkmale von Vortex: <\/p>\n
\n
Unterst\u00fctzung von 32- und 64-Bit-Architekturen der RISC-V-Befehlss\u00e4tze RV32IMF und RV64IMAFD. <\/li>\n
Konfigurierbare Anzahl an Kernen, Taskblocks (warps) und Threads. <\/li>\n
Anpassbare Anzahl von ALU, FPU, LSU und SFU f\u00fcr jeden Kern. <\/li>\n
Einstellbare Breite der Pipeline-Ausgabe. <\/li>\n
Optionale gemeinsame Speicherkapazit\u00e4t sowie Caches der Ebenen L1, L2 und L3. <\/li>\n
Unterst\u00fctzung der OpenCL-Spezifikation 1.2. <\/li>\n
M\u00f6glichkeit zur Realisierung auf Basis von FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 und Xilinx Versal VCK5000. <\/li>\n
Erweiterte Anweisungen: «tex» zur Beschleunigung der Texturverarbeitung, vx_rast zur Steuerung der Rasterung, vx_rop zur Verarbeitung von Fragmenten, Tiefe und Transparenz, vx_imadd zur Ausf\u00fchrung der Operation «multiplizieren und addieren», vx_wspawn, vx_tmc und vx_bar zur Aktivierung der Anweisungsfronten und der darin enthaltenen Threads (Wavefront, Satz von F\u00e4den, die parallel von SIMD-Engines ausgef\u00fchrt werden), vx_split und vx_join. <\/li>\n
Die Unterst\u00fctzung f\u00fcr die Zwischenrepr\u00e4sentation von Shaders SPIR-V erfolgt durch \u00dcbersetzung in OpenCL. <\/li>\n
F\u00fcr die Anwendungsentwicklung steht ein Toolkit zur Verf\u00fcgung, das angepasste Varianten von PoCL (OpenCL-Compiler und -Laufzeit), LLVM\/Clang, GCC und Binutils umfasst. <\/li>\n
Die Simulation des Chipbetriebs wird durch Verilator (Verilog-Simulator), RTLSIM (RTL-Simulation) und SimX (Software-Simulation) unterst\u00fctzt. <\/li>\n<\/ul>\n
F\u00fcr die Vortex-Technologien wird ein offenes GPU Skybox entwickelt, das die Grafik-API Vulkan unterst\u00fctzt. Der Prototyp Skybox, der auf einem Altera Stratix 10 FPGA basiert und 32 Kerne (512 Threads) umfasst, erreichte bei einer Frequenz von 230 MHz eine F\u00fcllrate von 3,7 Gigapixeln pro Sekunde (29,4 Gigatransaktionen pro Sekunde). Es ist bemerkenswert, dass dies die erste offene GPU mit Software- und Hardware-Implementierung ist, die Vulkan unterst\u00fctzt. <\/p>\n
Unter den \u00c4nderungen in der Version Vortex 2.1: <\/p>\n
\n
Die API spawn_taskgroups wurde hinzugef\u00fcgt, um Kerne zu starten, die lokalen Speicher nutzen und die Barrieren f\u00fcr den Speicher unterst\u00fctzen.\n
Ein neues Erweiterung zur Erstellung von relocatable Bin\u00e4r-Kernen wurde vorgeschlagen.\n
In die API zur Speicherverwaltung wurden die Aufrufe vx_mem_reserve, vx_mem_access und vx_mem_address integriert.\n
Ein neuer Runtime-API vx_check_occupancy wurde hinzugef\u00fcgt.\n
Der Treiber f\u00fcr die GPU wurde um die Option zur \u00dcberpr\u00fcfung von OpenCL-Tests auf der lokalen GPU erweitert.\n
OpenCL-Tests, die lokalen Speicher nutzen (psum, sgemm2, sgemm3), wurden hinzugef\u00fcgt.\n
Spezifisch f\u00fcr Vortex angepasste Versionen der Bibliotheken libc und librt wurden hinzugef\u00fcgt.\n
Unterst\u00fctzung f\u00fcr das Zusammenf\u00fchren benachbarter freier Speicherbl\u00f6cke (memory coalescing) wurde hinzugef\u00fcgt.\n
Die Mikroarchitektur wurde optimiert.\n
Ein neues Build-Skript wurde hinzugef\u00fcgt, das die Quellcode-Dateien vom Build-Verzeichnis trennt. <\/ul>\n
![\"Vortex](\"\/wp-content\/uploads\/2024\/05\/9c4aeaf2db642809b7a6cf81b210833a.png\")
<\/center> <\/p>\n