{"id":116638,"date":"2024-06-19T12:06:00","date_gmt":"2024-06-19T10:06:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/reliz-pocl-6-0-s-nezavisimoj-realizacziej-standarta-opencl"},"modified":"2024-06-19T12:06:00","modified_gmt":"2024-06-19T10:06:00","slug":"reliz-pocl-6-0-s-nezavisimoj-realizacziej-standarta-opencl","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/news\/reliz-pocl-6-0-s-nezavisimoj-realizacziej-standarta-opencl","title":{"rendered":"PoCL 6.0-Release mit einer unabh\u00e4ngigen Implementierung des OpenCL-Standards","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die Ver\u00f6ffentlichung der Projektversion PoCL 6.0 (Portable Computing Language OpenCL) wird pr\u00e4sentiert, das die Implementierung des OpenCL-Standards vertieft, unabh\u00e4ngig von Herstellern von Grafikbeschleunigern ist und verschiedene Backends f\u00fcr die Ausf\u00fchrung von OpenCL-Kernen auf verschiedenen Typen von Grafik- und Zentralprozessoren erm\u00f6glicht. Der Code des Projekts wird unter der MIT-Lizenz vertrieben. Die Unterst\u00fctzung umfasst Plattformen wie X86_64, MIPS32, ARM v7, AMD HSA APU, NVIDIA GPU und verschiedene spezialisierte ASIP (Application-Specific Instruction-set Processor) und TTA-Prozessoren (Transport Triggered Architecture) mit VLIW-Architektur.<\/p>\n
. Die Implementierung des OpenCL-Kerncompilers basiert auf LLVM, w\u00e4hrend Clang als Frontend f\u00fcr OpenCL C verwendet wird. Um die notwendige Portabilit\u00e4t und Leistung zu gew\u00e4hrleisten, kann der OpenCL-Kerncompiler kombinierte Funktionen generieren, die verschiedene Hardware-Ressourcen zur Parallelisierung der Codeausf\u00fchrung nutzen, wie VLIW, superskalare Architektur, SIMD, SIMT, Multicore und Multithreading. Die Unterst\u00fctzung von ICD-Treibern \n(Installierbarer Client-Treiber). Es sind Backends verf\u00fcgbar, um die Ausf\u00fchrung \u00fcber CPU, ASIP (TCE\/TTA), HSA-basierten GPU und NVIDIA GPU (\u00fcber libcuda) zu gew\u00e4hrleisten. <\/p>\n
Ein neues Backend cpu-tbb wurde implementiert, das die Bibliothek OneTBB von Intel zur Parallelisierung von Operationen und zur Planung der Aufgabenverarbeitung verwendet.\n
Im Backend cpu, das die Ausf\u00fchrung von OpenCL-Kernen auf der CPU gew\u00e4hrleistet, wurde die Unterst\u00fctzung f\u00fcr den Standard des parallelen Programmierens OpenMP hinzugef\u00fcgt, die Methode clGetDeviceAndHostTimer() hinzugef\u00fcgt sowie experimentelle Erweiterungen cl_pocl_svm_rect, cl_pocl_command_buffer_svm und cl_pocl_command_buffer_host_buffer implementiert.\n
Im Backend «Remote», das f\u00fcr die Organisation verteilter Berechnungen durch die Auslagerung von OpenCL-Befehlen an andere Hosts im Netzwerk, auf denen der Hintergrundprozess pocld l\u00e4uft, konzipiert ist, wurde die Unterst\u00fctzung f\u00fcr CG SVM (Coarse-Grain Shared Virtual Memory) hinzugef\u00fcgt, sowie die M\u00f6glichkeit, auf das Backend \u00fcber das Kommunikationsprotokoll Vsock zuzugreifen und die Unterst\u00fctzung f\u00fcr die Kompilierung und das Binden von Programmen durch die Funktionen clCompileProgram() und clLinkProgram().\n
Im LevelZero-Backend, das die Level Zero API nutzt, ist es erlaubt, Puffer mit einer Gr\u00f6\u00dfe von mehr als 4 GB zu erstellen, und es wurden Optimierungen f\u00fcr Synchronisationsprozesse implementiert.\n
Im CUDA-Backend wurden die Operationen sub_group_shuffle und sub_group_shuffle_xor implementiert, und das Limit f\u00fcr CL_DEVICE_MAX_MEM_ALLOC_SIZE wurde erh\u00f6ht.\n<\/ul>\n