{"id":119157,"date":"2024-08-07T15:43:09","date_gmt":"2024-08-07T13:43:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v"},"modified":"2024-08-07T15:43:09","modified_gmt":"2024-08-07T13:43:10","slug":"dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/dostupen-vortex-2-2-otkrytyj-gpgpu-na-baze-arhitektury-risc-v","title":{"rendered":"Vortex 2.2 ist verf\u00fcgbar, eine Open-Source-GPGPU basierend auf der RISC-V-Architektur.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Die Version 2.2 des Projekts Vortex wurde ver\u00f6ffentlicht. Dieses entwickelt eine offene GPGPU auf Basis der RISC-V-Befehlsarchitektur, die f\u00fcr die Durchf\u00fchrung paralleler Berechnungen unter Verwendung der OpenCL-API und des SIMT-Modells (Single Instruction, Multiple Threads) ausgelegt ist. Das Projekt kann auch f\u00fcr Forschung in der 3D-Grafik und f\u00fcr die Entwicklung neuer GPU-Architekturen eingesetzt werden. Schaltungen, Beschreibungen der Hardware-Blocks in Verilog, Simulatoren, Treiber und begleitende Projektdokumentation werden unter der Apache 2.0-Lizenz verbreitet. <\/p>\n

Die Grundlage von GPGPU bildet der Standard-ISA RISC-V, der um einige zus\u00e4tzliche Instruktionen erweitert wurde, die zur Unterst\u00fctzung von GPU-Funktionen und zur Steuerung von Str\u00f6men erforderlich sind. Dabei werden \u00c4nderungen in der Architektur des RISC-V-Befehlssatzes auf ein Minimum reduziert und es werden m\u00f6glichst bereits vorhandene Vektor-Instruktionen verwendet. Zu den zus\u00e4tzlichen Instruktionen geh\u00f6ren unter anderem: «tex» zur Beschleunigung der Texturverarbeitung, vx_rast zur Steuerung der Rasterisierung, vx_rop zur Verarbeitung von Fragmenten, Tiefe und Transparenz, vx_imadd zur Ausf\u00fchrung der Operation «multiplizieren und addieren», vx_wspawn, vx_tmc und vx_bar zur Aktivierung von Instruktionsfronten und Str\u00f6men (wavefront, Set von Threads, die parallel durch das SIMD Engine ausgef\u00fchrt werden), vx_split und vx_join.

\"Vortex<\/center> <\/p>\n

Die entwickelte GPGPU unterst\u00fctzt 32- und 64-Bit RISC-V Befehlssatzarchitekturen RV32IMF und RV64IMAFD und kann optional gemeinsamen Speicher, Level-1-, Level-2- und Level-3-Caches sowie eine anpassbare Anzahl von Kernen, Warp-Units und Threads beinhalten. F\u00fcr jeden Kern besteht die M\u00f6glichkeit, eine konfigurierbare Anzahl von ALU, FPU, LSU und SFU zu aktivieren. Zur Prototypenerstellung k\u00f6nnen FPGA-Modelle wie Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 und Xilinx Versal VCK5000 verwendet werden. Zur Simulation des Chipbetriebs k\u00f6nnen Verilator (Verilog-Simulator), RTLSIM (RTL-Simulation) und SimX (Software-Simulation) eingesetzt werden. <\/p>\n

F\u00fcr die Anwendungsentwicklung steht ein Toolkit zur Verf\u00fcgung, das angepasste Varianten von PoCL (Compiler und Runtime f\u00fcr OpenCL), LLVM\/Clang, GCC und Binutils umfasst. Das Projekt unterst\u00fctzt die Spezifikation von OpenCL 1.2 und erm\u00f6glicht \u00fcber eine \u00dcbersetzung in OpenCL die Unterst\u00fctzung des Zwischenformats f\u00fcr Shader SPIR-V. F\u00fcr die Grafiktechnologien von Vortex wird die offene GPU Skybox entwickelt, die das Grafik-API Vulkan unterst\u00fctzt. Der Prototyp von Skybox, der auf dem FPGA Altera Stratix 10 basiert und 32 Kerne (512 Threads) umfasst, konnte bei einer Frequenz von 230 MHz eine F\u00fcllrate von 3,7 Gigapixel pro Sekunde (29,4 Gigatransaktionen pro Sekunde) erreichen. <\/p>\n

Zu den \u00c4nderungen in der Version Vortex 2.2: <\/p>\n