{"id":138893,"date":"2025-07-09T23:11:55","date_gmt":"2025-07-09T21:11:55","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd"},"modified":"2025-07-09T23:11:55","modified_gmt":"2025-07-09T21:11:55","slug":"ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/news\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","title":{"rendered":"TSA-Angriff f\u00fchrt zu Datenlecks aus den Mikroarchitekturstrukturen von AMD-CPUs.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Das Unternehmen AMD hat Informationen \u00fcber eine neue Klasse von mikroarchitektonischen Angriffen auf seine Prozessoren ver\u00f6ffentlicht \u2013 TSA (Transient Scheduler Attack). Dieser Angriff erm\u00f6glicht es einem Angreifer, die Isolierungsmechanismen der CPU zu umgehen und Daten zu identifizieren, die in anderen Kontexten bearbeitet werden, zum Beispiel aus dem Benutzerspeicher Informationen zu erlangen, die auf Kernel-Ebene bearbeitet werden, oder aus einem Gastbetriebssystem Daten zu erfahren, die in einem anderen Gastbetriebssystem verwendet werden. <\/p>\n
Die Schwachstellen wurden im Zuge der Entwicklung eines Werkzeuges festgestellt, das von Forschern von Microsoft und der ETH Z\u00fcrich zur Stresstestung der mikroarchitektonischen Isolierung zwischen verschiedenen Zugangszonen, wie dem Kernel, virtuellen Maschinen und Prozessen, erstellt wurde. <\/p>\n
Die Angriffsmethode basiert auf der zeitlichen Abh\u00e4ngigkeit der Ausf\u00fchrung bestimmter Instruktionen vom Zustand mikroarchitektonischer Strukturen. Wenn die CPU auf einen schnellen Abschluss einer Datenleseinstruktion aus dem Speicher wartet (zum Beispiel, weil sie annimmt, dass die Daten im L1-Cache vorhanden sind), aber die Daten erfolgreich nicht abgerufen werden k\u00f6nnen, tritt der Zustand des \u201efalschen Abschlusses\u201c der Instruktion (false completion) auf. Dabei kann der Prozessor, selbst bevor dieser Zustand erkannt wird, spekulativ andere Operationen planen, die vom Ergebnis der Leseinstruktion abh\u00e4ngen. <\/p>\n
Da die Leseoperation nicht abgeschlossen wurde, werden die damit verbundenen Daten von der CPU als ung\u00fcltig angesehen, und der Lesevorgang wird sp\u00e4ter erneut durchgef\u00fchrt. Abh\u00e4ngige Operationen werden ebenfalls erneut ausgef\u00fchrt, sobald die korrekten Daten verf\u00fcgbar sind. Dabei erfolgt kein Pipeline-Flush nach der Ausf\u00fchrung der Instruktion, f\u00fcr die der Zustand des \u201efalschen Abschlusses\u201c festgehalten wurde, und inkorrekte Daten k\u00f6nnen in abh\u00e4ngige Operationen umgeleitet werden. <\/p>\n
Die Ausf\u00fchrung solcher Operationen ver\u00e4ndert nicht den Zustand des Caches und TLB (Translation Lookaside Buffer), d. h. die Daten k\u00f6nnen nicht mit traditionellen Methoden zur Bestimmung des Cache-Zustands wiederhergestellt werden. Diese Daten beeinflussen jedoch die Ausf\u00fchrungszeit anderer Anweisungen. Die Analyse der Ausf\u00fchrungszeit kann als Quelle f\u00fcr Informationslecks aus mikroarchitektonischen Strukturen dienen, die nach der spekulativen Ausf\u00fchrung anderer Operationen verbleiben. <\/p>\n
In Abh\u00e4ngigkeit von der Quelle der extrahierten Restdaten wurden zwei Schwachstellen identifiziert: <\/p>\n
\n
CVE-2024-36350 (TSA-SQ \u2013 TSA Store Queue) \u2013 ein Leck aus dem Store Queue-Puffer, das es erm\u00f6glicht, das Resultat von Speicherbeschreibinstruktionen zu bestimmen.\n
CVE-2024-36357 (TSA-L1 \u2013 TSA L1 Data Cache) \u2013 ein Leck \u00fcber den L1D-Cache. <\/ul>\n
Die Schwachstellen treten bei der AMD-Prozessorfamilie (Fam19h) auf, die auf den Mikroarchitekturen Zen 3 und Zen 4 basiert. Das Problem tritt beispielsweise bei den CPU-Serien AMD Ryzen 5000\/6000\/7000\/8000, AMD EPYC Milan\/Milan-X\/Genoa\/Genoa-X\/Bergamo\/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003\/8004\/9004\/97X4 und AMD Ryzen Embedded 5000\/7000\/V3000 auf. <\/p>\n
Die erforderlichen \u00c4nderungen zur Schlie\u00dfung der Sicherheitsanf\u00e4lligkeit sind Teil des Dezember-Mikrocode-Updates und der PI-Firmware (Platform Initialization), die an OEM-Hersteller \u00fcbermittelt wurden. Die Patches zum Schutz vor der Sicherheitsanf\u00e4lligkeit wurden zur Integration in den Linux-Kernel \u00fcberreicht (f\u00fcr die Deaktivierung des Schutzes, der sich negativ auf die Leistung auswirkt, ist eine Kernel-Befehlszeilenoption \u201etsa=off\u201c vorgesehen). Die Korrektur wurde auch im Xen-Hypervisor hinzugef\u00fcgt. Um die Sicherheitsanf\u00e4lligkeit zu blockieren, sind sowohl das Mikrocode-Update als auch die Aktivierung des Schutzmodus auf Kernel- oder Hypervisorebene erforderlich. \n Quelle: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"