{"id":138893,"date":"2025-07-09T23:11:55","date_gmt":"2025-07-09T21:11:55","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd"},"modified":"2025-07-09T23:11:55","modified_gmt":"2025-07-09T21:11:55","slug":"ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/ataka-tsa-privodyashhaya-k-utechke-informaczii-iz-mikroarhitekturnyh-struktur-cpu-amd","title":{"rendered":"Die TSA-Attacke f\u00fchrt zu Informationslecks aus den mikroarchitektonischen Strukturen der AMD-CPUs.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die Firma AMD hat Informationen \u00fcber eine neue Klasse von Mikroarchitektur-Angriffen auf ihre Prozessoren ver\u00f6ffentlicht \u2013 TSA (Transient Scheduler Attack). Dieser Angriff erm\u00f6glicht es einem Angreifer, die Isolationmechanismen der CPU zu umgehen und Daten zu ermitteln, die in anderen Kontexten verarbeitet werden, zum Beispiel aus dem Benutzerspeicher Informationen abzuleiten, die auf Kernel-Ebene verarbeitet werden, oder aus einem Gastbetriebssystem Daten herauszufinden, die in einem anderen Gastbetriebssystem verwendet werden. <\/p>\n
Die Schwachstellen wurden w\u00e4hrend der Entwicklung eines Tools entdeckt, das von Forschern der Microsoft und der ETH Z\u00fcrich erstellt wurde, um die mikroarchitektonische Isolation zwischen verschiedenen Zugriffsbereichen wie dem Kernel, virtuellen Maschinen und Prozessen einem Stresstest zu unterziehen. <\/p>\n
Die Angriffsmethode basiert auf der Abh\u00e4ngigkeit der Ausf\u00fchrungszeit bestimmter Befehle vom Zustand der mikroarchitektonischen Strukturen. Wenn der Prozessor auf einen schnellen Abschluss eines Befehls zum Lesen von Daten aus dem Speicher wartet (zum Beispiel, weil er annimmt, dass die Daten im L1-Cache vorhanden sind), und es nicht gelingt, die Daten erfolgreich abzurufen, entsteht der Zustand der \"falschen Beendigung\" des Befehls (false completion). Dabei kann der Prozessor noch vor der Feststellung dieses Zustands spekulative Ausf\u00fchrungen anderer Operationen planen, die vom Ergebnis des Befehls zum Laden aus dem Speicher abh\u00e4ngen. <\/p>\n
Da der Ladevorgang nicht abgeschlossen wurde, werden die zugeh\u00f6rigen Daten vom Prozessor als ung\u00fcltig betrachtet, und der Ladevorgang wird sp\u00e4ter erneut durchgef\u00fchrt. Abh\u00e4ngige Operationen werden ebenfalls nach Verf\u00fcgbarkeit korrekter Daten erneut ausgef\u00fchrt. Dabei findet kein Pipeline-Flush nach der Ausf\u00fchrung der Anweisung statt, f\u00fcr die der Zustand \u201efalsches Ende\u201c festgestellt wurde, sodass ung\u00fcltige Daten in abh\u00e4ngige Operationen umgeleitet werden k\u00f6nnen. <\/p>\n
Das Durchf\u00fchren solcher Operationen ver\u00e4ndert nicht den Zustand des Caches und des TLB (Translation Lookaside Buffer), d.h. die Daten k\u00f6nnen nicht mit traditionellen Methoden zur Bestimmung des Cache-Zustands wiederhergestellt werden. Diese Daten beeinflussen jedoch die Ausf\u00fchrungszeit anderer Instruktionen. Die Analyse der Ausf\u00fchrungszeit kann als Quelle f\u00fcr Informationslecks aus mikroarchitektonischen Strukturen dienen, die nach der spekulativen Ausf\u00fchrung anderer Operationen verbleiben. <\/p>\n
Je nach Quelle der Extraktion verbleibender Daten wurden zwei Schwachstellen identifiziert: <\/p>\n
\n
CVE-2024-36350 (TSA-SQ \u2014 TSA Store Queue) \u2014 ein Puffer\u00fcberlauf bei den Schreiboperationen (Store Queue), der es erm\u00f6glicht, das Ergebnis von Speicherbeschreibungsanweisungen zu bestimmen.\n
CVE-2024-36357 (TSA-L1 \u2014 TSA L1 Data Cache) \u2014 ein Datenleck durch den L1D-Cache. <\/ul>\n
Die Schwachstellen treten bei AMD-Prozessorfamilien (Fam19h) auf der Basis der Mikroarchitekturen Zen 3 und Zen 4 auf. Zum Beispiel ist das Problem in den Serien CPU AMD Ryzen 5000\/6000\/7000\/8000, AMD EPYC Milan\/Milan-X\/Genoa\/Genoa-X\/Bergamo\/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003\/8004\/9004\/97X4 sowie AMD Ryzen Embedded 5000\/7000\/V3000 vorhanden. <\/p>\n
Die erforderlichen \u00c4nderungen zur Behebung der Sicherheitsanf\u00e4lligkeit sind in das Dezember-Update des Mikrocodes und der PI-Firmware (Platform Initialization) eingeflossen, das an OEM-Hersteller \u00fcbermittelt wurde. Die Patches zur Absicherung gegen die Sicherheitsanf\u00e4lligkeit wurden zur Integration in den Linux-Kernel bereitgestellt (zur Deaktivierung des den Leistungsbetrieb beeintr\u00e4chtigenden Schutzes ist die Kern-Command-Line-Option \u201etsa=off\u201c vorgesehen). Die Korrektur wurde au\u00dferdem im Xen-Hypervisor implementiert. Um die Sicherheitsanf\u00e4lligkeit zu beheben, sind sowohl das Mikrocodedatei-Update als auch die Aktivierung des Schutzmodus auf Kernel- oder Hypervisorebene erforderlich. \n Quelle: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"