{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/news\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"Intel hat ein Muster eines riesigen KI-Chips mit vier logischen Bl\u00f6cken und 12 HBM4-Stapeln pr\u00e4sentiert.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Intel Foundry hat ver\u00f6ffentlicht ein Werbdokument<\/a>, das die fortschrittlichen L\u00f6sungen des Unternehmens in der Entwicklung und Implementierung von Hardware f\u00fcr Anwendungen der k\u00fcnstlichen Intelligenz und Hochleistungsrechnungen detailliert beschreibt. Intel hat auch ein \u201eTestmuster eines KI-Chips\u201c demonstriert, das die aktuellen M\u00f6glichkeiten des Unternehmens in der Geh\u00e4usemontage zeigt.<\/p>\n

<\/center>\"Intel<\/p>\n

Intel hat ein System in einem Geh\u00e4use (SiP) pr\u00e4sentiert, das die Gr\u00f6\u00dfe von acht Fotomasken standardm\u00e4\u00dfiger Mikroschaltungen hat und vier logische Bl\u00f6cke, 12 HBM4-Stapel und zwei Ein-\/Ausgabebl\u00f6cke umfasst. Im Gegensatz zum gro\u00df angelegten Konzept mit 16 logischen Bl\u00f6cken und 24 HBM5-Stapeln, das das Unternehmen<\/a> im letzten Monat vorgestellt hat, ist dieses System tats\u00e4chlich f\u00fcr die Produktion bereits heute geeignet.<\/p>\n

Es ist wichtig zu beachten, dass Intel Foundry keinen funktionierenden KI-Beschleuniger gezeigt hat, sondern \u201eein Testmuster eines KI-Chips\u201c, das demonstriert, wie zuk\u00fcnftige Prozessoren f\u00fcr KI und Hochleistungsrechnungen physisch erstellt (oder eher zusammengebaut) werden k\u00f6nnen. Intel zeigt die gesamte Konstruktionsmethode, die gro\u00dfe Rechenbl\u00f6cke, Hochgeschwindigkeitsspeicherstapel, ultraschnelle Chip-zu-Chip-Verbindungen und neue Stromtechnologien in einem einzigen Technologietr\u00e4ger vereint. Dieses Geh\u00e4use unterscheidet sich erheblich von dem, was Unternehmen wie TSMC heute anbieten. Intel m\u00f6chte zeigen, dass Prozessoren der n\u00e4chsten Generation f\u00fcr hochleistungsf\u00e4hige KI eine Mehrchip-Architektur haben k\u00f6nnen und dass Intel Foundry bereits in der Lage ist, diese zu produzieren.<\/p>\n

Die Grundlage der demonstrierten Plattform bildet vier gro\u00dfe logische Bl\u00f6cke, die vermutlich auf dem technologischen Prozess Intel 18A basieren (daher mit RibbonFET-Transistoren mit zylindrischem Gate und einem PowerVia-Versorgungssystem auf der R\u00fcckseite), die von HBM4-Speicherstacks und Eingabe-\/Ausgabebl\u00f6cken umgeben sind. Alle Schl\u00fcsselelemente sind vermutlich \u00fcber EMIB-T 2.5D-Br\u00fccken verbunden, die direkt in das Geh\u00e4use-Substrat integriert sind. Intel verwendet die interchiplet Schnittstellentechnologie EMIB-T, die durchgehende Silizium\u00fcberg\u00e4nge innerhalb der Br\u00fccken hinzuf\u00fcgt, damit die Stromversorgung und Signale sowohl vertikal als auch horizontal verlaufen k\u00f6nnen, um die Dichte der Verbindungen und der Energieversorgung zu maximieren. Die Plattform ist f\u00fcr interchiplet Schnittstellen UCIe konzipiert, die mit 32 GT\/s und mehr arbeiten und anscheinend auch zur Verbindung von C-HBM4E-Stapeln verwendet werden.<\/p>\n

\"Intel<\/p>\n

Die Testprobe des Chips zeigt ebenfalls Intels \u00dcbergang zu vertikalen Montagen. Die Technologiekarten des Unternehmens umfassen den Intel 18A-PT-Prozess, der speziell f\u00fcr Chiplets entwickelt wurde und die Anordnung anderer logischer Kristalle oder Speicheroberteile vorsehen. Daher m\u00fcssen die Chiplets \u00fcber eine R\u00fcckseitenspeisung verf\u00fcgen und sowohl durchgehende als auch hybride Verbindungen nutzen. Im Fall des \u201eTestproben-KI-Prozessors\u201c sind die Grundkristalle 18A-PT unter den Rechenkristallen 18A\/18A-P angeordnet und fungieren entweder als gro\u00dfe Cache-Speicherkristalle oder \u00fcbernehmen eine andere unterst\u00fctzende Funktion. F\u00fcr die vertikale Verbindung der Chiplets verwendet Intel die Foveros-Verpackungsfamilie \u2013 Foveros 2.5D, Foveros-R und Foveros Direct 3D. Diese Technologien erm\u00f6glichen eine feindimensionale Kupferverbindung zwischen aktiven Kristallen, um die maximale Bandbreite und Energieeffizienz der oberen Kristalle zu gew\u00e4hrleisten. Zusammen mit den EMIB-Br\u00fccken erm\u00f6glichen diese Methoden Intel die Schaffung einer hybriden lateralen-vertikalen Montage, die das Unternehmen als Alternative zu gro\u00dfen Silizium-Interposern mit h\u00f6herem Plattennutzungsgrad und h\u00f6herer Ausbeute positioniert.<\/p>\n

F\u00fcr Multi-Chip-Beschleuniger von KI und Hochleistungsrechnungen ist die Stromversorgung das Hauptkonstruktionslimit. Zu diesem Zweck muss die Intel-Plattform alle neuesten Intel-Innovationen im Bereich Energiekonservierung integrieren, einschlie\u00dflich PowerVia, integrierte Omni MIM-Kondensatoren, Br\u00fcckentrennung auf Ebene der EMIB-T, eDTC- und eMIM-T-Kondensatoren im Basiskristall sowie integrierte CoaxMIL-Induktoren zur Unterst\u00fctzung von halb-integrierten Spannungsreglern (IVR), die sich unter jedem Stapel und unter dem Geh\u00e4use befinden (im Gegensatz zu IVR im Fall von CoWoS-L von TSMC, die Teil des Interposers sind). Dieses mehrschichtige Netzwerk soll einen stabilen Strom in generativen KI-Arbeitslasten unterst\u00fctzen, ohne das Spannungsniveau zu senken.<\/p>\n

Mit ihrer Demonstration versucht Intel offensichtlich, Kunden zu gewinnen. Bislang ist unklar, ob der neue KI-Beschleuniger mit dem Code-Namen Jaguar Shores, dessen Einf\u00fchrung f\u00fcr 2027 geplant ist, die Architektur verwenden wird, die Intel heute vorstellt.<\/p>\n

Quelle:<\/strong><\/p>\n