{"id":156210,"date":"2026-02-01T23:12:51","date_gmt":"2026-02-01T21:12:54","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4"},"modified":"2026-02-02T16:58:05","modified_gmt":"2026-02-02T14:58:05","slug":"intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/intel-pokazala-obrazecz-ogromnogo-ii-chipa-s-chetyrmya-logicheskimi-blokami-i-12-stekami-hbm4","title":{"rendered":"Intel hat ein Muster eines riesigen KI-Chips mit vier logischen Bl\u00f6cken und 12 HBM4-Stapeln pr\u00e4sentiert.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Intel Foundry hat ein Werbedokument ver\u00f6ffentlicht<\/a>, das detailliert die fortschrittlichen L\u00f6sungen des Unternehmens f\u00fcr die Entwicklung und Implementierung von Hardware f\u00fcr K\u00fcnstliche Intelligenz und Hochleistungsrechnen beschreibt. Intel hat zudem ein \u201eTestmuster eines KI-Chips\u201c demonstriert, das die aktuellen F\u00e4higkeiten des Unternehmens im Bereich Packaging zeigt.<\/p>\n

<\/center>\"Intel<\/p>\n

Intel hat ein System im Package (SiP) vorgestellt, das die Gr\u00f6\u00dfe von acht Standard-Chip-Photomasken hat und vier logische Bl\u00f6cke, 12 HBM4-Klasse Stapel und zwei Eingangs-\/Ausgangsbl\u00f6cke umfasst. Im Gegensatz zur gro\u00df angelegten Konzeption mit 16 logischen Bl\u00f6cken und 24 HBM5-Stapeln, die das Unternehmen<\/a> im letzten Monat vorgestellt hat, ist dieses System bereits heute f\u00fcr die Produktion geeignet.<\/p>\n

Es ist wichtig zu betonen, dass Intel Foundry keinen funktionierenden KI-Beschleuniger pr\u00e4sentiert hat, sondern ein \"Prototyp des KI-Chips\", der zeigt, wie zuk\u00fcnftige Prozessoren f\u00fcr KI und Hochleistungsrechnen physisch hergestellt (oder besser gesagt, montiert) werden k\u00f6nnen. Intel demonstriert die gesamte Konstruktionstechnik, die gro\u00dfe Rechenressourcen, High-Speed-Memory-Arrays, ultraschnelle Chipverbindungen und neue Stromversorgungstechnologien in einem einzigen technischen Geh\u00e4use vereint. Dieses Geh\u00e4use unterscheidet sich erheblich von dem, was Unternehmen wie TSMC derzeit anbieten. Intel m\u00f6chte verdeutlichen, dass die Prozessoren der n\u00e4chsten Generation f\u00fcr hochleistungsf\u00e4hige KI eine Multi-Chip-Architektur besitzen k\u00f6nnen, und Intel Foundry bereits in der Lage ist, diese zu produzieren.<\/p>\n

Die demonstrierte Plattform basiert auf vier gro\u00dfen logischen Bl\u00f6cken, die vermutlich auf dem Fertigungsprozess Intel 18A beruhen (und somit mit RibbonFET-Transistoren mit rundem Gate und einem PowerVia-Stromversorgungssystem auf der R\u00fcckseite ausgestattet sind), umgeben von Stacks des HBM4-Speichers und I\/O-Modulen. Alle Schl\u00fcsselkomponenten sind vermutlich \u00fcber EMIB-T 2.5D-Br\u00fccken verbunden, die direkt in das Geh\u00e4use-Substrat integriert sind. Intel nutzt die EMIB-T Chiplet-Interface-Technologie, die Durchkontaktierungen innerhalb der Br\u00fccken schafft, damit Strom und Signale sowohl vertikal als auch horizontal geleitet werden k\u00f6nnen, um die Dichte der Interconnects und die Stromversorgung zu maximieren. Die Plattform ist f\u00fcr UCIe Interconnects ausgelegt, die mit Geschwindigkeiten von 32 GT\/s und h\u00f6her arbeiten und anscheinend auch zur Verbindung der C-HBM4E-Stacks verwendet werden.<\/p>\n

\"Intel<\/p>\n

Das Testmuster des Chips zeigt auch den \u00dcbergang von Intel zur vertikalen Montage. Der Technologie-Roadmap des Unternehmens umfasst den Intel 18A-PT Fertigungsprozess, der speziell f\u00fcr Chiplets entwickelt wurde, die das Platzieren weiterer logischer Kristalle oder Speicher darauf vorsehen. Daher m\u00fcssen Chiplets eine Stromversorgung von der R\u00fcckseite haben und sowohl Durchgangs- als auch hybride Verbindungen nutzen. Im Fall des \u201eTestmusters des KI-Prozessors\u201c sind die Basis-Kristalle 18A-PT unter den Rechen-Kristallen 18A\/18A-P angeordnet und fungieren entweder als gro\u00dfe Cache-Chips oder \u00fcbernehmen eine andere unterst\u00fctzende Funktion. F\u00fcr die vertikale Verbindung der Chiplets verwendet Intel die Foveros-Pakettechnologie \u2014 Foveros 2.5D, Foveros-R und Foveros Direct 3D. Diese erm\u00f6glichen eine feine Kupferverbindung zwischen aktiven Kristallen, um maximale Bandbreite und Energieeffizienz der oberen Kristalle zu gew\u00e4hrleisten. Gemeinsam mit EMIB-Br\u00fccken erlauben diese Methoden Intel, eine hybride laterale-vertikale Montage zu schaffen, die das Unternehmen als Alternative zu gro\u00dfen Silizium-Interposern mit h\u00f6herer Plattenausnutzung und Produktionsausbeute positioniert.<\/p>\n

F\u00fcr Multi-Chip-AI-Beschleuniger und Hochleistungsrechner ist die Energieversorgung das Hauptkonstruktionslimit. Daher muss die Intel-Plattform alle neuesten Innovationen von Intel im Bereich Energieeinsparung integrieren, darunter PowerVia, eingebettete Omni MIM-Kondensatoren, Bridge-isolation auf EMIB-T-Ebene, eDTC- und eMIM-T-Kondensatoren im Grundchip sowie integrierte CoaxMIL-Induktivit\u00e4ten zur Unterst\u00fctzung von Semi-Integrated Voltage Regulators (IVR), die sich unter jedem Stapel und im Geh\u00e4use befinden (im Gegensatz zu IVR im Fall von TSMC's CoWoS-L, die Teil des Interposers sind). Dieses mehrschichtige System ist darauf ausgelegt, einen stabilen Strom bei generativen KI-Workloads bereitzustellen, ohne die Spannung zu verringern.<\/p>\n

Mit dieser Demonstration versucht Intel offensichtlich, Kunden zu gewinnen. Es ist derzeit unklar, ob der neue Generation AI-Beschleuniger mit dem Codenamen Jaguar Shores, dessen Einf\u00fchrung f\u00fcr 2027 geplant ist, die Architektur verwenden wird, die Intel heute zeigt.<\/p>\n

Quelle:<\/strong><\/p>\n