{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"Die Linux Foundation wird sich mit Open-Source-Chips besch\u00e4ftigen","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Die Linux Foundation hat ein neues Projekt gestartet \u2013 die CHIPS Alliance. Im Rahmen dieses Projekts wird die Organisation ein freies RISC-V-Befehlsystem und Technologien zur Entwicklung von Prozessoren auf dieser Basis f\u00f6rdern. Lassen Sie uns n\u00e4her erl\u00e4utern, was in diesem Bereich geschieht.<\/p>\n

\"Die<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Warum die CHIPS Alliance gegr\u00fcndet wurde<\/h2>\n

\nPatches, die gegen Meltdown und Spectre sch\u00fctzen, reduzieren in einigen F\u00e4llen die Leistung<\/a><\/noindex> von Servern um 50 %. Dabei treten weiterhin neue Varianten von Sicherheitsanf\u00e4lligkeiten auf, die mit der spekulativen Ausf\u00fchrung von Befehlen zusammenh\u00e4ngen. Eine davon wurde Anfang M\u00e4rz bekannt<\/a><\/noindex> \u2013 Sicherheitsexperten bezeichneten sie als Spoiler. Diese Situation hat Auswirkungen auf diskutiert<\/a><\/noindex> die Notwendigkeit, bestehende Hardwarel\u00f6sungen und deren Entwicklungsmethoden zu \u00fcberdenken. Insbesondere Intel bereitet bereits<\/a><\/noindex> eine neue Architektur f\u00fcr seine Prozessoren vor, die nicht anf\u00e4llig f\u00fcr Meltdown und Spectre ist.<\/p>\n

Auch die Linux Foundation bleibt nicht unt\u00e4tig. Die Organisation hat eine eigene Initiative gestartet \u2013 die CHIPS Alliance \u2013 deren Mitglieder sich mit der Entwicklung von Prozessoren auf der Basis von RISC-V besch\u00e4ftigen werden.<\/p>\n

Welche Projekte werden bereits entwickelt<\/h2>\n

<\/p>\n

Im Teilnehmerverzeichnis der CHIPS Alliance finden sich Google, Western Digital (WD) und SiFive. Jedes dieser Unternehmen hat eigene Entwicklungen vorgestellt. Lassen Sie uns \u00fcber einige davon sprechen.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nDer IT-Riese hat eine Open-Source-Plattform zur Testung von Prozessoren auf Basis von RISC-V zur Verf\u00fcgung gestellt. Die L\u00f6sung generiert zuf\u00e4llig Befehle, die<\/a><\/noindex> die Funktionsf\u00e4higkeit des Ger\u00e4ts \u00fcberpr\u00fcfen: Sie testen \u00dcbergangsprozesse, den Stack von Aufrufen, erm\u00f6glichen,<\/a><\/noindex> CSR -Register usw.<\/a><\/noindex>so sieht die Klasse aus<\/p>\n

Zum Beispiel, , die f\u00fcr die Durchf\u00fchrung eines einfachen Tests arithmetischer Anweisungen verantwortlich ist:<\/a><\/noindex>class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config wurde randomisiert:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/p>\n

Die Plattform unterscheidet sich von anderen durch die F\u00e4higkeit, alle Komponenten des Chips sequenziell zu \u00fcberpr\u00fcfen, einschlie\u00dflich des Speicherblocks.\n<\/code><\/pre>\n
\nNach Aussage<\/a><\/noindex> Das OmniXtend-Protokoll<\/p>\n
Dies ist ein Netzwerkprotokoll von WD, das die Koh\u00e4renz des Cache bei der Daten\u00fcbertragung \u00fcber Ethernet gew\u00e4hrleistet.<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> erm\u00f6glicht den direkten Austausch von Nachrichten mit dem CPU-Cache und wird f\u00fcr die Verbindung verschiedener Beschleuniger wie GPU oder FPGA verwendet. Es eignet sich auch f\u00fcr die Erstellung von Systemen auf Basis mehrerer RISC-V-Chips.<\/p>\n
Das Protokoll wird bereits unterst\u00fctzt von SweRV-Chips<\/a><\/noindex>, die auf die Verarbeitung von Daten in Rechenzentren ausgerichtet sind. SweRV ist ein 32-Bit-Dual-Pipeline-Superskalarprozessor, der im 28-Nanometer-Fertigungsprozess gefertigt wird. Jede Pipeline hat neun Stufen, was es erm\u00f6glicht, mehrere Befehle gleichzeitig zu laden und auszuf\u00fchren. Das Ger\u00e4t arbeitet mit einer Frequenz von 1,8 GHz.<\/p>\n
Rocket Chip Generator<\/h5>\n
\nL\u00f6sung von SiFive, das von den Entwicklern der RISC-V-Technologie gegr\u00fcndet wurde. Rocket Chip<\/a><\/noindex> ist ein Generator f\u00fcr RISC-V-Prozessoren in der Chisel-Sprache. Es stellt dar<\/a><\/noindex> sind parametrische Bibliotheken, die zur Erstellung verwendet werden SoC<\/a><\/noindex>.<\/p>\n
Was das betrifft Chisel<\/a><\/noindex>, ist eine Hardware-Beschreibungssprache, die auf Scala basiert. Sie generiert Low-Level-Code in Verilog, der geeignet<\/a><\/noindex> f\u00fcr die Verarbeitung auf ASIC und FPGA ist. Dadurch erm\u00f6glicht sie die Verwendung von OOP-Prinzipien bei der Entwicklung von RTL<\/a><\/noindex>.<\/p>\n
Perspektiven der Allianz<\/h2>\n
\nExperten sagen, dass die Initiative der Linux Foundation den Markt f\u00fcr Prozessoren demokratischer und offener f\u00fcr neue Akteure machen wird. Laut IDC , dass die Architektur von Open19 die gesamte Energieeffizienz des Rechenzentrums um 10 % erh\u00f6ht.<\/a><\/noindex>, wird das wachsende Interesse an solchen Projekten positiv auf die Entwicklung von Technologien f\u00fcr maschinelles Lernen und KI-Systeme im Allgemeinen wirken.<\/p>\n
\"Die
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Die Entwicklung von Open-Source-Prozessoren wird auch dazu beitragen, die Kosten f\u00fcr die Entwicklung von benutzerdefinierten Chips zu senken. Dies wird jedoch nur gelingen, wenn es der Linux Foundation gelingt, gen\u00fcgend Entwickler zu gewinnen.<\/p>\n
\u00c4hnliche Projekte<\/h2>\n
\nDie Entwicklung von Projekten im Bereich Open Hardware wird auch von anderen Organisationen vorangetrieben. Ein Beispiel ist das CXL-Konsortium, das Mitte M\u00e4rz den Standard Compute Express Link vorgestellt hat. Diese Technologie ist das Pendant zu OmniXtend und verbindet ebenfalls CPU, GPU und FPGA. F\u00fcr den Datenaustausch verwendet der Standard den PCIe 5.0-Bus.<\/p>\n
Ein weiteres Projekt, das an der Weiterentwicklung von Prozessor-Technologien arbeitet, ist MIPS Open, das im Dezember 2018 ins Leben gerufen wurde. Die Initiative wurde von dem Start-up Wave Computing gegr\u00fcndet. Die Entwickler planen, Zugang<\/a><\/noindex> zu den neuesten 32- und 64-Bit-Befehlss\u00e4tzen von MIPS f\u00fcr die IT-Community zu \u00f6ffnen. Der Start des Projekts openSUSE\/SUSE<\/a><\/noindex> ist in den kommenden Monaten.<\/p>\n
Insgesamt wird der Open-Source-Ansatz nicht nur f\u00fcr Software, sondern auch f\u00fcr Hardware allgemein anerkannt. Solche Projekte werden von gro\u00dfen Unternehmen unterst\u00fctzt. Daher kann man erwarten, dass bereits in naher Zukunft mehr Ger\u00e4te auf den Markt kommen werden, die auf offenen Hardware-Standards basieren.<\/p>\n
\nAktuelle Beitr\u00e4ge aus unserem Unternehmensblog:<\/p>\n