{"id":30031,"date":"2019-10-31T21:33:20","date_gmt":"2019-10-31T18:33:20","guid":{"rendered":"https:\/\/prohoster.info\/blog\/linux-foundation-zajmetsya-open-source-chipami\/"},"modified":"2019-10-31T21:33:20","modified_gmt":"2019-10-31T18:33:20","slug":"linux-foundation-zajmetsya-open-source-chipami","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/linux-foundation-zajmetsya-open-source-chipami","title":{"rendered":"Die Linux Foundation wird sich mit Open Source Chips besch\u00e4ftigen.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Die Linux Foundation hat eine neue Initiative gestartet \u2013 die CHIPS Alliance. Im Rahmen dieses Projekts wird die Organisation ein freies RISC-V-Befehlssystem und Technologien zur Erstellung von Prozessoren auf dieser Grundlage entwickeln. Lassen Sie uns genauer ansehen, was in diesem Bereich passiert.<\/p>\n

\"Die<\/a><\/noindex><\/a><\/noindex>
\n\/ \u0444\u043e\u0442\u043e Gareth Halfacree<\/a><\/noindex> CC BY-SA<\/a><\/noindex><\/i><\/p>\n

Warum die CHIPS Alliance ins Leben gerufen wurde<\/h2>\n

\nPatches, die gegen Meltdown und Spectre sch\u00fctzen, verringern in einigen F\u00e4llen die Leistung<\/a><\/noindex> von Servern um 50 %. Dabei treten immer noch neue Varianten von Schwachstellen auf, die mit spekulativer Befehlsausf\u00fchrung verbunden sind. Eine davon wurde Anfang M\u00e4rz bekannt<\/a><\/noindex> und von Sicherheitsspezialisten als Spoiler bezeichnet. Diese Situation beeinflusst die Diskussion \u00fcber<\/a><\/noindex> Notwendigkeit, bestehende Hardwarel\u00f6sungen und die Ans\u00e4tze zu deren Entwicklung zu \u00fcberdenken. Insbesondere Intel arbeitet bereits an<\/a><\/noindex> einer neuen Architektur f\u00fcr seine Prozessoren, die gegen Meltdown und Spectre immun ist.<\/p>\n

Auch die Linux Foundation bleibt nicht unt\u00e4tig. Die Organisation hat eine eigene Initiative ins Leben gerufen \u2013 die CHIPS Alliance \u2013 deren Mitglieder sich mit der Entwicklung von Prozessoren auf Basis von RISC-V befassen.<\/p>\n

Welche Projekte bereits entwickelt werden<\/h2>\n

<\/p>\n

Zu den Mitgliedern der CHIPS Alliance geh\u00f6ren Google, Western Digital (WD) und SiFive. Jede von ihnen hat eigene Entwicklungen vorgestellt. Lassen Sie uns einige davon genauer betrachten.<\/p><\/blockquote>\n

<\/p>\n

RISCV-DV<\/h5>\n

\nDer Suchmaschinen-Riese hat eine Open-Source-Plattform zur Testung von Prozessoren auf Basis von RISC-V bereitgestellt. Die L\u00f6sung generiert zuf\u00e4llig Befehle, die<\/a><\/noindex> die Funktionsf\u00e4higkeit des Ger\u00e4ts \u00fcberpr\u00fcfen: sie testen \u00dcbergangsprozesse, den Call-Stack, es erm\u00f6glichen,<\/a><\/noindex> CSR -Register und mehr.<\/a><\/noindex>So sieht die Klasse aus,<\/p>\n

Zum Beispiel die f\u00fcr die Durchf\u00fchrung eines einfachen Tests arithmetischer Instruktionen zust\u00e4ndig ist:<\/a><\/noindex>class riscv_arithmetic_basic_test extends riscv_instr_base_test;\n\n `uvm_component_utils(riscv_arithmetic_basic_test)\n `uvm_component_new\n\n virtual function void randomize_cfg();\n cfg.instr_cnt = 10000;\n cfg.num_of_sub_program = 0;\n cfg.no_fence = 1;\n cfg.no_data_page = 1'b1;\n cfg.no_branch_jump = 1'b1;\n `DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,\n init_privileged_mode == MACHINE_MODE;\n max_nested_loop == 0;)\n `uvm_info(`gfn, $sformatf(\"riscv_instr_gen_config is randomized:n%0s\",\n cfg.sprint()), UVM_LOW)\n endfunction\n\nendclass<\/p>\n

Entwickler, die Plattform hebt sich von anderen ab, da sie die M\u00f6glichkeit bietet, alle Komponenten des Chips nacheinander zu pr\u00fcfen, einschlie\u00dflich des Speichermoduls.\n<\/code><\/pre>\n
\nNach den<\/a><\/noindex> Protokoll OmniXtend<\/p>\n
Dies ist ein Netzwerkprotokoll von WD, das die Koh\u00e4renz des Caches bei der \u00dcbertragung von Daten \u00fcber Ethernet gew\u00e4hrleistet.<\/h5>\n
\nOmniXtend OmniXtend<\/a><\/noindex> erm\u00f6glicht die direkte Kommunikation mit dem CPU-Cache und wird verwendet, um verschiedene Arten von Beschleunigern anzuschlie\u00dfen: GPU oder FPGA. Es eignet sich auch f\u00fcr den Aufbau von Systemen auf Basis mehrerer RISC-V-Chips.<\/p>\n
Der Protokoll wird bereits unterst\u00fctzt von SweRV-Chips<\/a><\/noindex>, die auf die Datenverarbeitung in Rechenzentren ausgerichtet sind. SweRV ist ein 32-Bit-Dual-Pipeline-Superskalarprozessor, der im 28-Nanometer-Verfahren gefertigt wird. Jede Pipeline hat neun Stufen, was die gleichzeitige Ausf\u00fchrung mehrerer Befehle erm\u00f6glicht. Das Ger\u00e4t arbeitet mit einer Frequenz von 1,8 GHz.<\/p>\n
Rocket Chip Generator<\/h5>\n
\neine L\u00f6sung von SiFive, einem Unternehmen, das von den Entwicklern der RISC-V-Technologie gegr\u00fcndet wurde. Rocket Chip<\/a><\/noindex> ist ein RISC-V-Prozessor-Kern-Generator in Chisel. Er stellt dar<\/a><\/noindex> eine Sammlung von parametrierten Bibliotheken, die zur Erstellung verwendet werden SoC<\/a><\/noindex>.<\/p>\n
Was Chisel<\/a><\/noindex>, das ist eine Hardware-Beschreibungssprache, die auf Scala basiert. Sie generiert nieder- nivellierten Verilog-Code, der geeignet<\/a><\/noindex> f\u00fcr die Verarbeitung auf ASIC und FPGA. Dadurch k\u00f6nnen Prinzipien der objektorientierten Programmierung in der Entwicklung verwendet werden. RTL<\/a><\/noindex>.<\/p>\n
Aussichten des B\u00fcndnisses<\/h2>\n
\nExperten sagen, dass die Initiative der Linux Foundation den Markt f\u00fcr Prozessoren demokratischer gestalten und neuen Spielern den Eintritt erleichtern wird. In IDC stellt fest<\/a><\/noindex>, dass das Wachstum der Popularit\u00e4t solcher Projekte sich positiv auf die Entwicklung von Machine-Learning-Technologien und KI-Systemen im Allgemeinen auswirken wird.<\/p>\n
\"Die
\n\/ \u0444\u043e\u0442\u043e Fritzchens Fritz<\/a><\/noindex> PD<\/i><\/p>\n
Die Entwicklung von Open-Source-Prozessoren wird zudem die Kosten f\u00fcr das Design von ma\u00dfgeschneiderten Chips senken. Dies wird jedoch nur gelingen, wenn es der Linux Foundation gelingt, ausreichend Entwickler zu gewinnen.<\/p>\n
\u00c4hnliche Projekte<\/h2>\n
\narbeiten auch andere Organisationen an Projekten im Bereich von Open Hardware. Ein Beispiel ist das CXL-Konsortium, das Mitte M\u00e4rz den Standard Compute Express Link vorgestellt hat. Diese Technologie \u00e4hnelt OmniXtend und verbindet ebenfalls CPU, GPU, FPGA. F\u00fcr den Datenaustausch verwendet der Standard den PCIe 5.0-Bus.<\/p>\n
Ein weiteres Projekt, das sich mit der Entwicklung von Prozessor-Technologien befasst, ist MIPS Open, das im Dezember 2018 ins Leben gerufen wurde. Die Initiative wurde von dem Start-up Wave Computing gegr\u00fcndet. Die Entwickler planen den<\/a><\/noindex> Zugang zu den neuesten 32- und 64-Bit-Befehlss\u00e4tzen von MIPS f\u00fcr die IT-Community zu \u00f6ffnen. Der Start des Projekts ist f\u00fcr<\/a><\/noindex> steht in den n\u00e4chsten Monaten bevor.<\/p>\n
Insgesamt wird der Open-Source-Ansatz nicht nur f\u00fcr Software, sondern auch f\u00fcr Hardware zunehmend allgemein akzeptiert. Solche Projekte werden von gro\u00dfen Unternehmen unterst\u00fctzt. Daher kann man erwarten, dass in naher Zukunft mehr Ger\u00e4te auf den Markt kommen werden, die auf offenen Hardware-Standards basieren.<\/p>\n
\nAktuelle Beitr\u00e4ge aus unserem Unternehmensblog:<\/p>\n