{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Diskussion: Das Projekt OpenROAD beabsichtigt, die Automatisierung des Prozessordesigns zu l\u00f6sen.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Diskussion:<\/a><\/noindex>
\nFoto \u2013 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

Nach Angaben<\/a><\/noindex> PWC, der Markt f\u00fcr Halbleitertechnologien w\u00e4chst \u2013 im vergangenen Jahr erreichte er die Marke von 481 Milliarden Dollar. Doch das Wachstumstempo hat sich in letzter Zeit verlangsamt<\/a><\/noindex>. Zu den Gr\u00fcnden f\u00fcr den R\u00fcckgang geh\u00f6ren die Komplexit\u00e4t der Entwurfsprozesse und der Mangel an Automatisierung.
\n<\/a><\/noindex>
\nVor einigen Jahren sagten Ingenieure von Intel geschrieben<\/noindex>, dass bei der Entwicklung eines hochleistungsf\u00e4higen Mikrochips 100\u2013150 verschiedene Software-Tools eingesetzt werden m\u00fcssen (EDA<\/a><\/noindex>). Die Situation kann sich bei heterogenen Ger\u00e4ten versch\u00e4rfen, deren Architektur verschiedene Arten von Chips umfasst \u2013 ASIC, FPGA, CPU oder GPU. Infolgedessen treten Entwurfsfehler auf, die die Markteinf\u00fchrung von Produkten verz\u00f6gern.<\/p>\n

Trotz der Vielzahl an unterst\u00fctzenden Werkzeugen m\u00fcssen Ingenieure dennoch einen Teil der Arbeit manuell erledigen. Die Autoren des Buches \u201eAdvanced Logic Synthesis<\/a><\/noindex>\u201c sagen, dass Entwerfer manchmal entfallen<\/a><\/noindex> Skripte in Skill oder Python aus zwei Millionen Zeilen schreiben m\u00fcssen, um Bibliotheken mit Zellen<\/a><\/noindex>.<\/p>\n

zu erstellen. Es werden auch Skripte zum Parsen von Berichten geschrieben, die von EDA-Systemen generiert werden. Bei der Entwicklung eines Chips mit einem 22-nm-Verfahren k\u00f6nnen diese Berichte bis zu 30 Terabyte gro\u00df sein.<\/i><\/p><\/blockquote>\n

\nUm die Situation zu verbessern und die Entwurfsprozesse zu standardisieren, haben sie sich bei DARPA entschieden. Auch die Agentur ist der Meinung, dass die bestehenden Methoden zur Chip-Herstellung veraltet sind. sehen das so.<\/a><\/noindex>Die Organisation den<\/a><\/noindex> startet ein f\u00fcnfj\u00e4hriges Programm OpenROAD<\/a><\/noindex>, dessen Ziel es ist, neue Werkzeuge zur Automatisierung der Entwurfsprozesse von Mikroschips zu entwickeln.<\/p>\n

Was ist das Programm<\/h2>\n

\nIm Programm sind mehrere Projekte beteiligt, die maschinelles Lernen und Cloud-Technologien zur Automatisierung einzelner Phasen der Chip-Herstellung einsetzen. Im Rahmen der Initiative werden entwickelt<\/a><\/noindex> (Diagramm 1) mehr als zehn Werkzeuge. Im Folgenden werden wir einige davon n\u00e4her vorstellen: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> ist ein Werkzeug zur Verwaltung von RTL- und GDSII-Bibliotheken. Letztere sind Datenbankdateien, die den Industriestandard f\u00fcr den Austausch von Informationen \u00fcber integrierte Schaltungen und deren Topologien darstellen. Die L\u00f6sung basiert auf der Container-Technologie Docker. Flow Runner kann sowohl in der Cloud-Umgebung als auch lokal ausgef\u00fchrt werden. Eine Installationsanleitung befindet sich im offiziellen Repository. auf GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 eine cloudbasierte L\u00f6sung auf Basis von maschinellem Lernen, die f\u00fcr die Platzierung von Komponenten auf dem Chip und die Automatisierung der Verdrahtung verantwortlich ist. Laut einigen Daten<\/noindex>, steigern intelligente Algorithmen die Effizienz des Werkzeugs um 2\u201310% im Vergleich zu klassischen Systemen. Dar\u00fcber hinaus vereinfacht die Umsetzung in der Cloud das Skalieren. Ein Leitfaden zur Installation und Konfiguration liegt ebenfalls im Repository<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 ein Werkzeug zur Optimierung der Taktsignale, die an den Chip gesendet werden. Es hilft, die Signalsynchronisation auf alle Teile des Ger\u00e4ts mit identischen Verz\u00f6gerungen zu routen. Das Funktionsprinzip basiert auf H-B\u00e4ume<\/a><\/noindex>. Dieser Ansatz erh\u00f6ht<\/a><\/noindex> die Effizienz der Signalverteilung um 30% im Vergleich zu herk\u00f6mmlichen Methoden. Die Entwickler behaupten, dass dieser Wert in Zukunft auf 56% gesteigert werden kann. Der Quellcode und die Skripte von TritonCTS sind auf GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 eine Engine f\u00fcr statische Timing-Analyse. Sie erm\u00f6glicht es Entwicklern, die Funktionalit\u00e4t des Chips bereits vor dessen tats\u00e4chlicher Montage zu \u00fcberpr\u00fcfen. Ein Beispielcode in OpenSTA auf Video aus.<\/a><\/noindex> sieht so aus.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nDas Werkzeug unterst\u00fctzt Netlist-Beschreibungen in Verilog, Bibliotheken im Liberty-Format, SDC-Dateien usw.<\/p>\n
Vor- und Nachteile<\/h2>\n
\nExperten von IBM und IEEE , dass die Architektur von Open19 die gesamte Energieeffizienz des Rechenzentrums um 10 % erh\u00f6ht.<\/a><\/noindex>, dass Cloud-Technologien und maschinelles Lernen l\u00e4ngst in der Produktion von Chips eingesetzt werden sollten. Ihrer Meinung nach k\u00f6nnte das DARPA-Projekt ein gelungenes Beispiel f\u00fcr die Umsetzung dieser Idee sein und den Anfang<\/a><\/noindex> von Ver\u00e4nderungen in der Industrie legen.<\/p>\n
Es wird auch erwartet, dass die offene Natur von OpenROAD eine starke Community rund um die Werkzeuge bilden und neue Startups anziehen wird.<\/p>\n
\"Diskussion:
\nFoto \u2013 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Es gibt bereits Teilnehmer \u2014 ein Labor, das an der Entwicklung von Chips an der Universit\u00e4t von Michigan arbeitet, wird das erste<\/a><\/noindex>, das die offenen Werkzeuge von OpenROAD testet. Aber bisher ist unklar, ob die neuen L\u00f6sungen einen sp\u00fcrbaren Einfluss auf die Kosten der Endprodukte haben werden.<\/p>\n
Insgesamt wird erwartet, dass die Werkzeuge, die unter der Leitung von DARPA entwickelt werden, einen positiven Einfluss auf die Prozessorindustrie haben und in diesem Bereich immer mehr neue Projekte entstehen werden. Ein Beispiel k\u00f6nnte das Werkzeug gEDA<\/a><\/noindex> \u2014 es erm\u00f6glicht, Chips mit unbegrenzt vielen Komponenten zu entwerfen. gEDA umfasst Werkzeuge zur Bearbeitung und Modellierung von Chips sowie zur Leiterplattenspurenverfolgung. Die L\u00f6sung wurde f\u00fcr UNIX-Plattformen entwickelt, einige ihrer Komponenten funktionieren jedoch auch unter Windows. Eine Anleitung zur Verwendung finden Sie in der Dokumentation auf der Website des Projekts<\/a><\/noindex>.<\/p>\n
Die frei verteilbaren Werkzeuge bieten unabh\u00e4ngigen Organisationen und Startups mehr M\u00f6glichkeiten. Es besteht die M\u00f6glichkeit, dass die neuen Ans\u00e4tze von OpenROAD zur Entwicklung von EDA-Tools und Chipdesign im Laufe der Zeit zum Branchenstandard werden k\u00f6nnten.<\/p>\n
\nWor\u00fcber wir in unserem Unternehmensblog schreiben:<\/p>\n