{"id":34408,"date":"2019-10-31T21:58:10","date_gmt":"2019-10-31T18:58:10","guid":{"rendered":"https:\/\/prohoster.info\/blog\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov\/"},"modified":"2019-10-31T21:58:10","modified_gmt":"2019-10-31T18:58:10","slug":"obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/administrirovanie\/obsuzhdenie-proekt-openroad-namerevaetsya-reshit-zadachu-avtomatizatsii-proektirovaniya-protsessorov","title":{"rendered":"Diskussion: Das OpenROAD-Projekt hat sich das Ziel gesetzt, die Automatisierung des Designs von Prozessoren zu l\u00f6sen.","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"Diskussion:<\/a><\/noindex>
\nFoto \u2013 Pexels<\/a><\/noindex> \u2014 CC BY<\/i><\/p>\n

Nach Daten<\/a><\/noindex> PWC, der Markt f\u00fcr Halbleitertechnologien w\u00e4chst \u2014 im vergangenen Jahr erreichte er die Marke von 481 Milliarden Dollar. Doch in letzter Zeit sind die Wachstumsraten gesunken<\/a><\/noindex>. Zu den Ursachen des R\u00fcckgangs geh\u00f6ren die Komplexit\u00e4t der Entwurfsprozesse und der Mangel an Automatisierung.
\n<\/a><\/noindex>
\nVor einigen Jahren berichteten Ingenieure von Intel schrieben<\/noindex>, dass beim Design eines leistungsstarken Mikrochips 100\u2013150 verschiedene Softwarewerkzeuge verwendet werden m\u00fcssen (EDA<\/a><\/noindex>). Die Situation kann sich insbesondere bei heterogenen Ger\u00e4ten versch\u00e4rfen, deren Architektur mehrere verschiedene Arten von Chips \u2014 ASIC, FPGA, CPU oder GPU \u2014 umfasst. Dies f\u00fchrt zu Entwurfsfehlern, die die Produkteinf\u00fchrung verz\u00f6gern.<\/p>\n

Trotz der Vielzahl von unterst\u00fctzenden Werkzeugen m\u00fcssen Ingenieure einen Teil der Arbeit immer noch manuell erledigen. Die Autoren des Buches \u201eAdvanced Logic Synthesis<\/a><\/noindex>\u201c berichten, dass Entwerfer manchmal entfallen<\/a><\/noindex> Skripte in Skill oder Python aus zwei Millionen Zeilen schreiben m\u00fcssen, um Bibliotheken mit Zellen zu erstellen.<\/a><\/noindex>.<\/p>\n

Es werden auch Skripte zum Parsen von Berichten erstellt, die von EDA-Systemen generiert werden. Bei der Entwicklung eines Chips im 22-nm-Technologieprozess k\u00f6nnen diese Berichte bis zu 30 Terabyte gro\u00df sein.<\/i><\/p><\/blockquote>\n

\nUm die Situation zu verbessern und die Designprozesse zu standardisieren, hat DARPA beschlossen, \u00e4hnliche Schritte zu unternehmen. Auch in der Agentur halten<\/a><\/noindex>, dass die bestehenden Methoden zur Chipentwicklung veraltet sind. Die Organisation gestartet<\/a><\/noindex> hat ein f\u00fcnfj\u00e4hriges Programm OpenROAD<\/a><\/noindex>, das darauf abzielt, neue Werkzeuge zur Automatisierung von Chipdesignprozessen zu entwickeln.<\/p>\n

Was ist das f\u00fcr ein Programm<\/h2>\n

\nEs nehmen mehrere Projekte daran teil, die maschinelles Lernen und Cloud-Technologien nutzen, um einzelne Phasen der Chipentwicklung zu automatisieren. Im Rahmen dieser Initiative werden<\/a><\/noindex> sind mehr als zehn Werkzeuge in Entwicklung. Im Folgenden werden wir einige von ihnen n\u00e4her vorstellen: Flow Runner, RePlAce, TritonCTS, OpenSTA.<\/p>\n

Flow Runner<\/b> \u2014 ist ein Tool zur Verwaltung von RTL- und GDSII-Bibliotheken. Letztere sind Datenbankdateien, die den Industriestandard f\u00fcr den Austausch von Informationen \u00fcber integrierte Schaltungen und deren Topologien darstellen. Die L\u00f6sung basiert auf der Container-Technologie Docker. Flow Runner kann sowohl in einer Cloud-Umgebung als auch lokal ausgef\u00fchrt werden. Eine Installationsanleitung finden Sie im offiziellen Repository. auf GitHub<\/a><\/noindex>.<\/p>\n

RePlAce<\/b> \u2014 ist eine cloudbasierte L\u00f6sung auf Basis von maschinellem Lernen, die f\u00fcr das Platzieren von Komponenten auf einem Mikrochip und die Automatisierung der Verdrahtung verantwortlich ist. Durch einigen Angaben<\/noindex>, intelligente Algorithmen steigern die Effizienz des Tools um 2\u201310 % im Vergleich zu klassischen Systemen. Zudem erleichtert die Implementierung in der Cloud das Skalieren. Eine Anleitung zur Installation und Konfiguration ist ebenfalls verf\u00fcgbar im Repository.<\/a><\/noindex>.<\/p>\n

TritonCTS<\/b> \u2014 ist ein Tool zur Optimierung der auf den Chip angewandten Taktsignale. Es hilft, Synchronisationssignale \u00fcber alle Teile des Ger\u00e4ts mit denselben Verz\u00f6gerungen zu routen. Das Funktionsprinzip basiert auf H-B\u00e4umen<\/a><\/noindex>. Dieser Ansatz erh\u00f6ht<\/a><\/noindex> Die Effizienz der Signalverteilung konnte um 30 % im Vergleich zu herk\u00f6mmlichen Methoden verbessert werden. Entwickler berichten, dass dieser Wert in Zukunft auf 56 % gesteigert werden kann. Der Quellcode und die Skripte von TritonCTS sind auf GitHub<\/a><\/noindex>.<\/p>\n

OpenSTA<\/b> \u2014 eine Engine f\u00fcr die statische zeitliche Analyse. Sie erm\u00f6glicht es Entwicklern, die Funktionalit\u00e4t des Chips bereits vor seiner tats\u00e4chlichen Montage zu \u00fcberpr\u00fcfen. Ein Beispielcode in OpenSTA sieht<\/a><\/noindex> so aus.<\/p>\n

@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib\nread_verilog example1.v\nlink_design top\nset_timing_derate -early 0.9\nset_timing_derate -early 1.1\nset_timing_derate -late 1.1\ncreate_clock -name clk -period 10 {clk1 clk2 clk3}\nset_input_delay -clock clk 0 {in1 in2}\n# report all corners\n<\/code><\/pre>\n
\nDas Tool unterst\u00fctzt Netlist-Beschreibungen in Verilog, Bibliotheken im Liberty-Format, SDC-Dateien und mehr.<\/p>\n
Vorteile und Nachteile<\/h2>\n
\nExperten von IBM und IEEE stellt fest<\/a><\/noindex>, dass Cloud-Technologien und maschinelles Lernen schon l\u00e4ngst in der Herstellung von Mikrochips eingesetzt werden sollten. Ihrer Meinung nach k\u00f6nnte das DARPA-Projekt ein gelungenes Beispiel f\u00fcr die Umsetzung dieser Idee sein und den Grundstein<\/a><\/noindex> f\u00fcr Ver\u00e4nderungen in der Branche legen.<\/p>\n
Es wird auch erwartet, dass die offene Natur von OpenROAD eine starke Community um die Werkzeuge bildet und neue Startups anzieht.<\/p>\n
\"Diskussion:
\nFoto \u2013 Pexels<\/noindex> \u2014 CC BY<\/i><\/p>\n
Bereits Teilnehmer \u2013 ein Labor, das Chips auf Basis der Universit\u00e4t Michigan entwickelt, wird der erste sein,<\/a><\/noindex>, der die offenen Werkzeuge von OpenROAD testet. Es ist jedoch noch unklar, ob die neuen L\u00f6sungen einen sp\u00fcrbaren Einfluss auf die Kosten der Endprodukte haben werden.<\/p>\n
Allgemein wird erwartet, dass die Werkzeuge, die unter der Leitung von DARPA entwickelt werden, einen positiven Einfluss auf die Halbleiterindustrie haben und in diesem Bereich immer mehr neue Projekte entstehen werden. Ein Beispiel hierf\u00fcr k\u00f6nnte das Werkzeug gEDA<\/a><\/noindex> sein \u2013 es erm\u00f6glicht das Design von Chips mit einer unbegrenzten Anzahl von Komponenten. gEDA umfasst Werkzeuge zum Bearbeiten und Modellieren von Schaltkreisen und zum Routen von Leiterplatten. Die L\u00f6sung wurde f\u00fcr UNIX-Plattformen entwickelt, aber mehrere ihrer Komponenten funktionieren auch unter Windows. Eine Anleitung zur Nutzung finden Sie in der Dokumentation auf der Projektwebsite.<\/a><\/noindex>.<\/p>\n
Die frei verf\u00fcgbaren Werkzeuge bieten unabh\u00e4ngigen Organisationen und Startups mehr M\u00f6glichkeiten. Es besteht die Wahrscheinlichkeit, dass sich die neuen Ans\u00e4tze von OpenROAD zur Entwicklung von EDA-Tools und zur Erstellung von Mikrochips im Laufe der Zeit zum Branchenstandard entwickeln k\u00f6nnten.<\/p>\n
\nIn unserem Unternehmensblog schreiben wir \u00fcber:<\/p>\n