{"id":54651,"date":"2019-12-31T00:00:00","date_gmt":"2019-12-30T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s"},"modified":"2020-02-18T14:02:41","modified_gmt":"2020-02-18T11:02:41","slug":"shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/administrirovanie\/shd-aerodisk-na-otechestvennyh-protsessorah-elbrus-8s","title":{"rendered":"SAS AERODISK auf einheimischen Elbrus 8C Prozessoren","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

\"SAS<\/p>\n

<\/p>\n

Hallo, liebe Leser von Habr. Wir m\u00f6chten eine \u00e4u\u00dferst erfreuliche Nachricht teilen. Endlich k\u00f6nnen wir den echten Serienstart der neuen Generation der russischen Prozessoren Elbrus 8C verk\u00fcnden. Der offizielle Serienstart h\u00e4tte bereits 2016 beginnen sollen, aber tats\u00e4chlich wurde die Massenproduktion erst 2019 aufgenommen, und bis heute wurden bereits etwa 4000 Prozessoren produziert.<\/p>\n

<\/p>\n

Unmittelbar nach dem Start der Serienproduktion sind diese Prozessoren auch bei uns im Aerodisk erh\u00e4ltlich. Daf\u00fcr m\u00f6chten wir der Firma NORSI-TRANS ausdr\u00fccklich danken, die uns ihre Hardware-Plattform Yakhont UVM zur Verf\u00fcgung gestellt hat, die die Elbrus 8C-Prozessoren unterst\u00fctzt, um die Softwareeinheit des SAN zu portieren. Dies ist eine moderne, allen Anforderungen von MCST entsprechende universelle Plattform. Momentan wird die Plattform von spezialisierten Nutzern und Netzbetreibern verwendet, um die festgelegten Aufgaben bei operativen Ermittlungen durchzuf\u00fchren. <\/p>\n

<\/p>\n

Momentan ist die Portierung erfolgreich abgeschlossen, und bereits jetzt ist das SAN AERODISK in einer Version mit inl\u00e4ndischen Elbrus-Prozessoren verf\u00fcgbar. <\/p>\n

<\/p>\n

In diesem Artikel werden wir \u00fcber die Prozessoren selbst, ihre Geschichte, Architektur und nat\u00fcrlich \u00fcber unsere Implementierung des SAN auf Elbrus berichten.<\/p>\n

<\/a><\/noindex><\/p>\n

Geschichte<\/h2>\n

<\/p>\n

Die Geschichte der Elbrus-Prozessoren beginnt in der Zeit der Sowjetunion. Im Jahr 1973 begann am Institut f\u00fcr Pr\u00e4zisionsmechanik und Computertechnik benannt nach S.A. Lebedew (namensgebend f\u00fcr denjenigen Sergey Lebedev, der zuvor die Entwicklung des ersten sowjetischen Computers MESM leitete und sp\u00e4ter BSM) die Entwicklung von multiprozessorischen Rechensystemen mit dem Namen \u201eElbrus\u201c. Die Entwicklung wurde von Vsevolod Sergeyevich Burtsov geleitet, und Boris Artashesovich Babayan, einer der Stellvertreter des Hauptkonstrukteurs, nahm ebenfalls aktiv an der Entwicklung teil. <\/p>\n

<\/p>\n

\"SAS
\nVsevolod Sergeyevich Burtsov<\/em><\/p>\n

<\/p>\n

\"SAS
\nBoris Artashesovich Babayan<\/em><\/p>\n

<\/p>\n

Der Hauptauftraggeber des Projekts waren selbstverst\u00e4ndlich die Streitkr\u00e4fte der UdSSR, und diese Computerreihe wurde schlie\u00dflich erfolgreich zur Erstellung von Kommandorechenzentren und Schie\u00dfsystemen von Raketenabwehrsystemen sowie anderen Systemen f\u00fcr besondere Zwecke eingesetzt. <\/p>\n

<\/p>\n

\"SAS<\/p>\n

<\/p>\n

Der erste Computer \u201eElbrus\u201c wurde 1978 fertiggestellt. Er hatte eine modulare Architektur und konnte von 1 bis 10 Prozessoren auf der Basis von integrierten Schaltungen umfassen. Die Leistungsf\u00e4higkeit dieser Maschine erreichte 15 Millionen Operationen pro Sekunde. Der gemeinsame Arbeitsspeicher f\u00fcr alle 10 Prozessoren betrug bis zu 2 hoch 20 Maschinenw\u00f6rter oder 64 MB. <\/p>\n

<\/p>\n

Sp\u00e4ter stellte sich heraus, dass viele Technologien, die bei der Entwicklung von \u201eElbrus\u201c verwendet wurden, zur gleichen Zeit weltweit erforscht wurden und dass die Firma International Business Machine (IBM) an ihnen arbeitete. Im Gegensatz zu den Arbeiten an \u201eElbrus\u201c wurden diese Projekte jedoch nicht abgeschlossen und f\u00fchrten letztlich nicht zur Schaffung eines fertigen Produkts. <\/p>\n

<\/p>\n

Laut Wsewolod Burzew bem\u00fchten sich sowjetische Ingenieure, die fortschrittlichsten Erfahrungen sowohl nationaler als auch ausl\u00e4ndischer Entwickler anzuwenden. Auch die Computer von Burroughs, Entwicklungen von Hewlett-Packard sowie die Erfahrungen der Entwickler von BESM-6 beeinflussten die Architektur der Computer \u201eElbrus\u201c.<\/p>\n

<\/p>\n

Dennoch waren viele Entwicklungen originell. Das Interessanteste an \u201eElbrus-1\u201c war genau seine Architektur. <\/p>\n

<\/p>\n

Der geschaffene Supercomputer war der erste in der UdSSR, der eine superskalare Architektur verwendete. Der Massenanwendung von superskalaren Prozessoren im Ausland begann erst in den 90er Jahren des letzten Jahrhunderts mit dem Erscheinen von erschwinglichen Intel Pentium-Prozessoren auf dem Markt.<\/p>\n

<\/p>\n

Dar\u00fcber hinaus konnten spezielle Eingabe-\/Ausgabeprozessoren verwendet werden, um den Datenfluss zwischen Peripherieger\u00e4ten und Arbeitsspeicher im Computer zu organisieren. In einem System konnten bis zu vier solcher Prozessoren eingebaut sein, die parallel zum zentralen Prozessor arbeiteten und \u00fcber ihren eigenen, dedizierten Speicher verf\u00fcgten.<\/p>\n

<\/p>\n

Elbrus-2<\/h3>\n

<\/p>\n

1985 erhielt \u201eElbrus\u201c seine logische Fortsetzung, als der Computer \u201eElbrus-2\u201c entworfen und in Serienproduktion geschickt wurde. In Bezug auf die Architektur unterschied er sich kaum von seinem Vorg\u00e4nger, verwendete jedoch eine neue Bauelementebasis, was es erm\u00f6glichte, die Gesamtleistung nahezu zehnmal zu steigern \u2013 von 15 Millionen Operationen pro Sekunde auf 125 Millionen. Der Arbeitsspeicher des Computers wurde auf 16 Millionen 72-Bit-W\u00f6rter oder 144 MB erh\u00f6ht. Die maximale Bandbreite der Ein- und Ausgabekan\u00e4le von \u201eElbrus-2\u201c betrug 120 MB\/s.<\/p>\n

<\/p>\n

Der \u00abElbrus-2\u00bb wurde aktiv in den nuklearen Forschungszentren in Tscheljabinsk-70 und in Arsamas-16 im Zentrums f\u00fcr Raumfahrtkontrolle, im ABM-System A-135 sowie an anderen milit\u00e4rischen Standorten eingesetzt.<\/p>\n

<\/p>\n

Die Schaffung des \u00abElbrus\u00bb wurde von den F\u00fchrungspers\u00f6nlichkeiten der Sowjetunion geb\u00fchrend gew\u00fcrdigt. Viele Ingenieure wurden mit Orden und Medaillen ausgezeichnet. Der Generaldesigner Wsewold Burchzew und mehrere andere Spezialisten erhielten staatliche Preise. Boris Babajan wurde mit dem Orden der Oktoberrevolution ausgezeichnet.<\/p>\n

<\/p>\n

Diese Auszeichnungen sind mehr als verdient, Boris Babajan sagte sp\u00e4ter: <\/p>\n

<\/p>\n

Im Jahr 1978 entwickelten wir die erste superskalare Maschine, den Elbrus-1. Heutzutage werden im Westen Superscaler nur in dieser Architektur hergestellt. Der erste Superskalar im Westen erschien 1992, unserer hingegen 1978. Zudem ist die von uns entwickelte Superskalar-Variante mit dem Pentium Pro vergleichbar, das Intel 1995 herausbrachte.<\/p><\/blockquote>\n

Diese Worte \u00fcber die historische Vorreiterrolle best\u00e4tigen auch in den USA, Kit Diefendorff, der Entwickler des Motorola 88110, eines der ersten westlichen superskalaren Prozessoren, schrieb: <\/p>\n

<\/p>\n

Im Jahr 1978, fast 15 Jahre bevor die ersten westlichen superskalaren Prozessoren erschienen, wurde im Elbrus-1 ein Prozessor eingesetzt, der zwei Befehle pro Taktzyklus ausgab, die Reihenfolge der Befehlsausf\u00fchrung \u00e4nderte, Register umbenannte und Vorhersagen f\u00fcr die Ausf\u00fchrung traf.<\/p><\/blockquote>\n

<\/p>\n

Elbrus-3<\/h3>\n

<\/p>\n

Das Jahr war 1986, und kurz nach der Fertigstellung der Arbeiten am zweiten \u00abElbrus\u00bb begann das ITMiVT mit der Entwicklung eines neuen Systems, \u201eElbrus-3\u201c, unter Verwendung einer grundlegend neuen Prozessorarchitektur. Dieser Ansatz wurde von Boris Babajan als \u201epost-superskalare Architektur\u201c bezeichnet. Diese Architektur, die sp\u00e4ter VLIW\/EPIC genannt wurde, wurde in Zukunft (in den 90er Jahren) von Intel Itanium-Prozessoren verwendet (und diese Entwicklungen in der UdSSR begannen 1986 und endeten 1991).<\/p>\n

<\/p>\n

In diesem Rechenkomplex wurden erstmals die Ideen einer expliziten Steuerung der Parallelit\u00e4t von Operationen mit Hilfe des Compilers in die Praxis umgesetzt.<\/p>\n

<\/p>\n

Im Jahr 1991 wurde der erste und leider einzige Computer \u201eElbrus-3\u201c ver\u00f6ffentlicht, der nicht bis zum Ende funktionsf\u00e4hig gemacht werden konnte, und nach dem Zusammenbruch der Sowjetunion wurde er niemandem mehr ben\u00f6tigt, und die Entwicklungen und Pl\u00e4ne blieben auf dem Papier. <\/p>\n

<\/p>\n

Voraussetzungen f\u00fcr die neue Architektur<\/h3>\n

<\/p>\n

Das Team, das im ITMiVT an der Schaffung der sowjetischen Supercomputer gearbeitet hat, hat sich nicht aufgel\u00f6st, sondern arbeitet weiter als eigenst\u00e4ndiges Unternehmen unter dem Namen MCST (Moskauer Zentrum f\u00fcr SPARC-Technologien). Zu Beginn der 90er Jahre begann eine aktive Zusammenarbeit von MCST mit Sun Microsystems, bei der das MCST-Team an der Entwicklung des Mikroprozessor UltraSPARC beteiligt war.<\/p>\n

<\/p>\n

Gerade in dieser Zeit entstand das E2K-Architekturprojekt, das urspr\u00fcnglich von der Firma Sun finanziert wurde. Sp\u00e4ter wurde das Projekt vollst\u00e4ndig unabh\u00e4ngig, und das gesamte geistige Eigentum blieb im Besitz des MCST-Teams.<\/p>\n

<\/p>\n

H\u00e4tten wir weiterhin mit Sun in diesem Bereich zusammengearbeitet, w\u00fcrde alles Sun geh\u00f6ren. Obwohl 90 % der Arbeit bereits vor dem Auftauchen von Sun geleistet wurden. (Boris Babayan)<\/p><\/blockquote>\n

<\/p>\n

E2K-Architektur<\/h2>\n

<\/p>\n

Wenn wir \u00fcber die Prozessorarchitektur \u201eElbrus\u201c sprechen, h\u00f6ren wir sehr oft von unseren Kollegen aus der IT-Branche folgende Aussagen:<\/p>\n

<\/p>\n

\u201eElbrus ist doch eine RISC-Architektur\u201c
\n\u201eElbrus ist doch eine EPIC-Architektur\u201c
\n\u201eElbrus ist doch eine SPARC-Architektur\u201c<\/p><\/blockquote>\n

In Wirklichkeit ist keine dieser Aussagen vollst\u00e4ndig korrekt, und wenn sie es ist, dann nur teilweise.<\/p>\n

<\/p>\n

Die E2K-Architektur ist eine eigenst\u00e4ndige, originale Prozessorarchitektur. Die Hauptmerkmale von E2K sind Energieeffizienz und hervorragende Skalierbarkeit, die durch die Festlegung von explizitem Parallelismus von Operationen erreicht werden. Die E2K-Architektur wurde vom MCST-Team entwickelt und basiert auf einer post-super-skalaren Architektur (\u00e4hnlich wie EPIC) mit einem gewissen Einfluss der SPARC-Architektur (mit RISC-Vergangenheit). Dabei hat MCST aktiv an der Schaffung von drei der vier grundlegenden Architekturen (Super-Skalar, Post-Super-Skalar und SPARC) mitgewirkt. Die Welt ist wirklich klein.<\/p>\n

<\/p>\n

Um in Zukunft Verwirrung zu vermeiden, haben wir ein einfaches Schema gezeichnet, das, obwohl vereinfacht, sehr klar die Wurzeln der E2K-Architektur zeigt.<\/p>\n

<\/p>\n

\"SAS<\/p>\n

<\/p>\n

Jetzt noch ein wenig \u00fcber den Namen der Architektur, zu dem es ebenfalls Missverst\u00e4ndnisse gibt. <\/p>\n

<\/p>\n

In verschiedenen Quellen findet man folgende Bezeichnungen f\u00fcr diese Architektur: \u201eE2K\u201c, \u201eElbrus\u201c, \u201eElbrus 2000\u201c, ELBRUS (\u201eExpLicit Basic Resources Utilization Scheduling\u201c, d.h. explizite Planung der Nutzung grundlegender Ressourcen). All diese Bezeichnungen beziehen sich auf dasselbe \u2013 die Architektur, aber in der offiziellen technischen Dokumentation sowie in technischen Foren wird zur Bezeichnung der Architektur der Begriff E2K verwendet; daher verwenden wir im Folgenden, wenn wir von der Prozessorarchitektur sprechen, den Begriff \u201eE2K\u201c, und wenn es um einen bestimmten Prozessor geht, verwenden wir den Namen \u201eElbrus\u201c.<\/p>\n

<\/p>\n

Technische Merkmale der E2K-Architektur<\/h3>\n

<\/p>\n

In traditionellen Architekturen vom Typ RISC oder CISC (x86, PowerPC, SPARC, MIPS, ARM) wird dem Prozessor ein Strom von Befehlen zugef\u00fchrt, die auf sequenzielle Ausf\u00fchrung ausgelegt sind. Der Prozessor kann unabh\u00e4ngige Operationen erkennen und parallel ausf\u00fchren (Superskalari\u00e4t) und sogar deren Reihenfolge \u00e4ndern (out-of-order Execution). Dennoch hat die dynamische Analyse von Abh\u00e4ngigkeiten und die Unterst\u00fctzung von out-of-order Execution ihre Grenzen in der Anzahl der Befehle, die in einem Takt gestartet und analysiert werden k\u00f6nnen. Dar\u00fcber hinaus verbrauchen die entsprechenden Bl\u00f6cke innerhalb des Prozessors eine erhebliche Menge an Energie, und die komplexeste Implementierung kann manchmal zu Stabilit\u00e4ts- oder Sicherheitsproblemen f\u00fchren.<\/p>\n

<\/p>\n

In der E2K-Architektur \u00fcbernimmt der Compiler den Hauptteil der Analyse von Abh\u00e4ngigkeiten und der Optimierung der Reihenfolge der Operationen. Dem Prozessor werden sogenannte breite Befehle zugef\u00fchrt, in denen die Anweisungen f\u00fcr alle Ausf\u00fchrungseinheiten des Prozessors codiert sind, die in diesem Takt ausgef\u00fchrt werden sollen. Der Prozessor muss keine Abh\u00e4ngigkeiten zwischen Operanden analysieren oder Operationen zwischen breiten Befehlen umsortieren: all dies erledigt der Compiler basierend auf der Analyse des Quellcodes und der Planung der Ressourcen des Prozessors. Dadurch kann die Hardware des Prozessors einfacher und effizienter gestaltet werden.<\/p>\n

<\/p>\n

Der Compiler ist in der Lage, den Quellcode viel gr\u00fcndlicher zu analysieren als die RISC\/CISC-Hardware des Prozessors und mehr unabh\u00e4ngige Operationen zu finden. Daher gibt es in der E2K-Architektur mehr parallel arbeitende Ausf\u00fchrungseinheiten als in traditionellen Architekturen.<\/p>\n

<\/p>\n

Aktuelle M\u00f6glichkeiten der E2K-Architektur:<\/p>\n

<\/p>\n