{"id":55763,"date":"2020-01-28T00:00:00","date_gmt":"2020-01-27T21:00:00","guid":{"rendered":"https:\/\/prohoster.info\/blog\/blog_prohoster\/l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel"},"modified":"2020-02-18T14:03:54","modified_gmt":"2020-02-18T11:03:54","slug":"l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/l1des-cacheout-i-vrs-novye-uyazvimosti-v-mikroarhitekturnyh-strukturah-cpu-intel","title":{"rendered":"L1DES (CacheOut) und VRS \u2013 neue Schwachstellen in mikroarchitektonischen Strukturen von Intel-CPUs","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"

Das Unternehmen Intel hat<\/a><\/noindex> Information zu zwei neuen Schwachstellen in CPUs von Intel, die durch Datenlecks aus dem L1D-Cache verursacht werden (CVE-2020-0549<\/a><\/noindex>, L1DES — L1D Eviction Sampling) \u0438 \u0432\u0435\u043a\u0442\u043e\u0440\u043d\u044b\u0445 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 (CVE-2020-0548<\/a><\/noindex>, VRS — Vector Register Sampling). \u0423\u044f\u0437\u0432\u0438\u043c\u043e\u0441\u0442\u0438 \u043e\u0442\u043d\u043e\u0441\u044f\u0442\u0441\u044f \u043a \u043a\u043b\u0430\u0441\u0441\u0443 MDS<\/a><\/noindex> (Microarchitectural Data Sampling) und basieren auf der Anwendung von Seitenkanalanalysentechniken auf Daten in mikroarchitektonischen Strukturen. Andere Prozessoren wie AMD und ARM sind nicht betroffen.<\/p>\n

Die gr\u00f6\u00dfte Gefahr stellt die Schwachstelle L1DES dar, die erlaubt<\/a><\/noindex> das Absetzen von zwischengespeicherten Datenbl\u00f6cken (Cache Line), die aus dem ersten Cache-Level (L1D) verdr\u00e4ngt werden, in den F\u00fcllpuffer (Fill Buffer), der zu diesem Zeitpunkt leer sein sollte. Zur Bestimmung der im F\u00fcllpuffer abgesetzten Daten k\u00f6nnen die zuvor vorgeschlagenen Seitenkanalanalysemethoden verwendet werden, die bereits in Angriffen MDS<\/a><\/noindex> (Microarchitectural Data Sampling) und TAA<\/a><\/noindex> (Transactional Asynchronous Abort) genutzt wurden. Der Ansatz zur Abwehr von
\nMDS und TAA beruhte auf der Bereinigung mikroarchitektonischer Puffer vor einem Kontextwechsel, jedoch stellte sich heraus, dass unter bestimmten Bedingungen Daten spekulativ in die Puffer nach der Bereinigung zur\u00fcckgeschrieben werden, weshalb die Methoden MDS und TAA weiterhin anwendbar bleiben.<\/p>\n

\"L1DES<\/center><\/p>\n

Insgesamt kann der Angreifer die Festlegung der aus dem ersten Level-Cache verdr\u00e4ngten Daten erreichen, die w\u00e4hrend der Ausf\u00fchrung einer Anwendung ge\u00e4ndert wurden und zuvor den aktuellen CPU-Kern belegten, oder von anderen Anwendungen, die parallel in anderen logischen Threads (Hyper-Threading) auf demselben CPU-Kern ausgef\u00fchrt werden (Deaktivierung von Hyper-Threading macht den Angriff unwirksam). Im Gegensatz zu dem Angriff L1TF<\/a><\/noindex>, L1DES erm\u00f6glicht keine Auswahl spezifischer physischer Adressen zur \u00dcberpr\u00fcfung, bietet jedoch die M\u00f6glichkeit, die Aktivit\u00e4t in anderen logischen Threads passiv zu \u00fcberwachen, die mit dem Laden oder Speichern von Werten im Speicher verbunden sind.<\/p>\n

Basierend auf L1DES haben verschiedene Forscherteams mehrere Varianten von Angriffen entwickelt, die potenziell in der Lage sind, vertrauliche Informationen aus anderen Prozessen, dem Betriebssystem, virtuellen Maschinen und gesch\u00fctzten SGX-Enklaven zu extrahieren. <\/p>\n