{"id":99704,"date":"2021-04-12T16:22:52","date_gmt":"2021-04-12T14:22:52","guid":{"rendered":"https:\/\/prohoster.info\/blog\/novosti-interneta\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga"},"modified":"2021-04-12T16:22:52","modified_gmt":"2021-04-12T14:22:52","slug":"inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","status":"publish","type":"post","link":"https:\/\/prohoster.info\/de\/blog\/novosti-interneta\/inicziativa-po-razvitiyu-otkrytyh-proektov-dlya-fpga","title":{"rendered":"Initiative zur Entwicklung offener Projekte f\u00fcr FPGA","gt_translate_keys":[{"key":"rendered","format":"text"}]},"content":{"rendered":"
Die Gr\u00fcndung einer neuen gemeinn\u00fctzigen Organisation, der Open-Source FPGA Foundation (OSFPGA), wurde angek\u00fcndigt. Diese Organisation hat zum Ziel, die Entwicklung, F\u00f6rderung und Schaffung einer Umgebung f\u00fcr die gemeinsame Entwicklung offener Hardware- und Softwarel\u00f6sungen voranzutreiben, die mit programmierbaren logischen integrierten Schaltungen (FPGA) verbunden sind. Diese Schaltungen, auch als programmierbare logische Matrizen bekannt, erm\u00f6glichen es, die Logik nach der Herstellung des Chips neu zu programmieren. Die wesentlichen bin\u00e4ren Operationen (AND, NAND, OR, NOR und XOR) in diesen Chips werden durch logische Gatter (Schalter) realisiert, die mehrere Eing\u00e4nge und einen Ausgang haben, wobei die Konfiguration der Verbindungen zwischen ihnen softwarebasiert ver\u00e4ndert werden kann. <\/p>\n
Zu den Gr\u00fcndern der OSFPGA-Organisation geh\u00f6ren einige bedeutende Forscher im Bereich FPGA-Technologien, die Unternehmen und Projekte wie EPFL, QuickLogic, Zero ASIC und GSG Group vertreten. Unter dem Banner dieser neuen Organisation wird eine Sammlung offener und kostenloser Tools zur schnellen Prototypenerstellung f\u00fcr FPGA-Chips sowie zur Unterst\u00fctzung von Elektronik-Designautomatisierung (EDA) entwickelt. Die Organisation wird auch die gemeinsame Entwicklung offener Standards im Zusammenhang mit FPGAs \u00fcberwachen und Unternehmen eine neutrale Plattform f\u00fcr den Erfahrungsaustausch und Technologie anbieten. <\/p>\n
Es wird erwartet, dass die Aktivit\u00e4ten der OSFPGA es Chip-Herstellern erm\u00f6glichen, bestimmte Ingenieurprozesse bei der Herstellung von FPGAs zu optimieren. Entwicklern von Endl\u00f6sungen wird ein anpassbarer Softwarestack f\u00fcr FPGAs zur Verf\u00fcgung stehen, und es wird eine Zusammenarbeit zur Schaffung neuer hochwertiger Architekturen etabliert. Es wird betont, dass die von der OSFPGA bereitgestellten offenen Tools den h\u00f6chsten Qualit\u00e4tsstandards entsprechen oder diese sogar \u00fcbertreffen werden. <\/p>\n
Die Hauptziele der Open-Source FPGA Foundation: <\/p>\n
\n
Bereitstellung von Ressourcen und Infrastrukturen f\u00fcr die Entwicklung von Tools, die mit FPGA-Hardware und -Software verbunden sind.\n
F\u00f6rderung der Nutzung dieser Werkzeuge durch die Durchf\u00fchrung verschiedener Veranstaltungen.\n
Sicherung der Unterst\u00fctzung, Entwicklung und Offenheit der Werkzeuge zur Erforschung fortschrittlicher FPGA-Architekturen sowie damit verbundener Software- und Hardwareentwicklungen.\n
Pflege eines Katalogs \u00f6ffentlicher FPGA-Architekturen, Entwurfstechnologien und Platinenkonstruktionen, die aus Ver\u00f6ffentlichungen und abgelaufenen Patentschriften \u00fcbernommen wurden.\n
Vorbereitung und Bereitstellung von Zugang zu Schulungsmaterialien, die das Gemeinschaftsgef\u00fchl unter interessierten Entwicklern f\u00f6rdern.\n
Vereinfachung der Interaktion mit Chip-Herstellern, um die Kosten zu senken und die Zeit f\u00fcr Tests und Validierungen neuer FPGA-Architekturen und -Hardware zu verk\u00fcrzen. <\/ul>\n
Projektbezogene Open-Source-Tools: <\/p>\n
\n
OpenFPGA \u2014 ein Set zur Automatisierung der Entwurfserstellung elektronischer Ger\u00e4te (EDA) f\u00fcr FPGA, das die Generierung von Inhalten auf Basis von Beschreibungen in Verilog unterst\u00fctzt.\n
1st CLaaS \u2014 ein Framework, das die Nutzung von FPGA zur Erstellung von Hardware-Beschleunigern f\u00fcr Web- und Cloud-Anwendungen erm\u00f6glicht.\n
Verilog-to-Routing (VTR) \u2014 ein Werkzeug, das auf Grundlage von Verilog-Beschreibungen eine Konfiguration f\u00fcr das gew\u00e4hlte FPGA erstellt.\n
Symbiflow \u2014 ein Werkzeug zur Entwicklung von L\u00f6sungen auf Basis von FPGA Xilinx 7, Lattice iCE40, Lattice ECP5 und QuickLogic EOS S3.\n
Yosys \u2014 ein Framework zur Synthese von Verilog RTL f\u00fcr g\u00e4ngige Anwendungsgebiete.\n
EPFL \u2014 eine Sammlung von Bibliotheken f\u00fcr die Entwicklung von Anwendungen zur logischen Synthese.\n
LSOracle \u2014 ein Add-on f\u00fcr die EPFL-Bibliotheken zur Optimierung der Ergebnisse der logischen Synthese.\n
Edalize \u2014 ein Werkzeug in Python f\u00fcr die Interaktion mit Systemen zur Automatisierung der Entwurfserstellung elektronischer Ger\u00e4te (EDA) und zur Generierung von Projektdateien.\n
GHDL \u2014 ein Compiler, Analyzer, Simulator und Synthesizer f\u00fcr die Hardware-Beschreibungssprache VHDL.\n
VerilogCreator \u2014 ein Plugin f\u00fcr QtCreator, das diese Anwendung in eine Entwicklungsumgebung f\u00fcr die Verilog 2005 Sprache verwandelt.\n
FuseSoC — Paketmanager f\u00fcr HDL (Hardware Description Language) und ein Tool zur Abstraktion der Bauweise f\u00fcr FPGA\/ASIC.\n
SOFA (Skywater Open-source FPGA) — eine Sammlung offener FPGA-IP (Intellectual Property), die mit dem Skywater PDK und dem OpenFPGA-Framework erstellt wurde.\n
openFPGALoader — ein Tool zum Programmieren von FPGA.\n
LiteDRAM — anpassbarer IP-Core f\u00fcr FPGA mit DRAM-Implementierung. <\/ul>\n
Zus\u00e4tzlich kann das Projekt Main_MiSTer erw\u00e4hnt werden, das es erm\u00f6glicht, mit einer DE10-Nano-FPGA-Platine, die an einen Fernseher oder Monitor angeschlossen ist, die Hardware alter Spielkonsolen und klassischer Computer zu simulieren. Im Gegensatz zur Nutzung von Emulatoren bietet die Anwendung von FPGAs die M\u00f6glichkeit, die originale Hardware-Umgebung nachzubilden, in der vorhandene System- und Anwendungsbilder f\u00fcr alte Hardware-Plattformen ausgef\u00fchrt werden k\u00f6nnen. \n Quelle: opennet.ru<\/a> <\/p>","protected":false,"gt_translate_keys":[{"key":"rendered","format":"html"}]},"excerpt":{"rendered":"