Η Google, σε συνεργασία με τις κατασκευαστικές εταιρείες SkyWater Technology και Efabless, ξεκίνησε μια πρωτοβουλία που επιτρέπει στους προγραμματιστές ανοιχτού υλικού να κάνουν δωρεάν τα τσιπ που αναπτύσσουν. Η πρωτοβουλία στοχεύει να τονώσει την ανάπτυξη ανοιχτού υλικού, να μειώσει το κόστος ανάπτυξης ανοιχτών έργων και να απλοποιήσει την αλληλεπίδραση με τα εργοστάσια παραγωγής. Χάρη στην πρωτοβουλία, ο καθένας μπορεί να αρχίσει να αναπτύσσει τα δικά του προσαρμοσμένα τσιπ χωρίς να φοβάται το υψηλό κόστος παραγωγής αρχικών πρωτοτύπων. Όλα τα έξοδα παραγωγής, συσκευασίας και αποστολής καλύπτονται από την Google.
Αιτήσεις για ένταξη στο δωρεάν πρόγραμμα παραγωγής μπορούν να υποβάλλονται μία φορά κάθε δύο μήνες. Το πλησιέστερο slot θα κλείσει στις 8 Ιουνίου και οι μάρκες που κατάφεραν να μπουν σε αυτό θα είναι έτοιμες στις 30 Αυγούστου και θα σταλούν στους συγγραφείς στις 18 Οκτωβρίου. Από τις υποβληθείσες αιτήσεις επιλέγονται 40 έργα (αν οι υποβληθείσες αιτήσεις είναι λιγότερες από 40, τότε όλα όσα έχουν περάσει τον έλεγχο ορθότητας θα τεθούν σε παραγωγή). Με βάση τα αποτελέσματα παραγωγής, ο προγραμματιστής θα λάβει 50 μάρκες και 5 πίνακες με εγκατεστημένα τσιπ.
Οι αιτήσεις γίνονται δεκτές μόνο από έργα που διανέμονται πλήρως με ανοικτές άδειες, δεν επιβαρύνονται από συμφωνίες μη αποκάλυψης (NDA) και δεν περιορίζουν το εύρος χρήσης των προϊόντων τους. Τα δεδομένα για την παραγωγή πρέπει να μεταφερθούν σε μορφή GDSII, να περάσουν το παρεχόμενο δοκιμαστικό σύνολο και να αναπαραχθούν από τα αρχεία σχεδίασης πηγής (δηλαδή, να υποβάλετε ένα έργο ανοιχτού κώδικα, αλλά δεν θα μπορείτε να υποβάλετε ένα ιδιόκτητο σχέδιο για παραγωγή).
Για να απλοποιηθεί η ανάπτυξη ανοιχτού τσιπ, προσφέρονται τα ακόλουθα εργαλεία ανοιχτού κώδικα:
- SkyWater PDK (Process Design Kit), ένα κιτ εργαλείων που περιγράφει την τεχνική διαδικασία 130nm (SKY130) που χρησιμοποιείται στο εργοστάσιο SkyWater και σας επιτρέπει να προετοιμάσετε τα αρχεία σχεδιασμού που είναι απαραίτητα για την παραγωγή μικροκυκλωμάτων.
- Το OpenLane είναι ένα σύνολο στοιχείων για την αυτοματοποιημένη μετατροπή του σχεδιασμού κυκλώματος RTL των τσιπ για συγκεκριμένες εφαρμογές (ASIC) στη μορφή GDSII που χρησιμοποιείται στα εργοστάσια τσιπ.
- Το XLS (Accelerated HW Synthesis) είναι μια εργαλειοθήκη για τη σύνθεση αρχείων σχεδιασμού με υλικό τσιπ που αντιστοιχούν στην παρεχόμενη περιγραφή υψηλού επιπέδου της απαιτούμενης λειτουργικότητας, σχεδιασμένη στο στυλ ανάπτυξης λογισμικού.
- Ένα σύνολο κανόνων για το σύστημα συναρμολόγησης Bazel με υποστήριξη ανοιχτών εργαλείων (Yosys, Verilator, OpenROAD) για εργασία με γλώσσες περιγραφής υλικού (Verilog, VHDL, Chisel, nMigen).
- Το OpenROAD είναι ένα πλαίσιο για την αυτοματοποίηση της διαδικασίας ανάπτυξης μικροκυκλωμάτων ανοιχτού κώδικα.
- Το Verible είναι ένα σύνολο εργαλείων για ανάπτυξη στη γλώσσα Verilog, συμπεριλαμβανομένου ενός αναλυτή, του συστήματος μορφοποίησης στυλ και του linter.
Πηγή: opennet.ru