Όπως γνωρίζουμε, η μετάβαση σε μια τεχνολογία διεργασίας 3 nm θα συνοδεύεται από μια μετάβαση σε μια νέα αρχιτεκτονική τρανζίστορ. Με όρους Samsung, για παράδειγμα, αυτά θα είναι τρανζίστορ MBCFET (Multi Bridge Channel FET), στα οποία το κανάλι τρανζίστορ θα μοιάζει με πολλά κανάλια που βρίσκονται το ένα πάνω από το άλλο με τη μορφή νανοσελίδων, που περιβάλλονται από όλες τις πλευρές από μια πύλη (για περισσότερες λεπτομέρειες , βλέπω ).
Σύμφωνα με προγραμματιστές από το βελγικό κέντρο Imec, πρόκειται για μια προοδευτική, αλλά όχι ιδανική δομή τρανζίστορ που χρησιμοποιεί κάθετες πύλες FinFET. Ιδανικό για τεχνολογικές διεργασίες με κλίμακες στοιχείων μικρότερες από 3 nm , που προτάθηκε από τους Βέλγους.
Η Imec έχει αναπτύξει ένα τρανζίστορ με διαχωρισμένες σελίδες ή Forksheet. Αυτές είναι οι ίδιες κάθετες νανοσελίδες με τα κανάλια τρανζίστορ, αλλά χωρίζονται από ένα κατακόρυφο διηλεκτρικό. Στη μία πλευρά του διηλεκτρικού, δημιουργείται ένα τρανζίστορ με n-κανάλι, από την άλλη, με ένα κανάλι p. Και τα δύο περιβάλλονται από ένα κοινό παραθυρόφυλλο με τη μορφή κάθετης νευρώσεως.
Η μείωση της απόστασης στο τσιπ μεταξύ τρανζίστορ με διαφορετική αγωγιμότητα είναι μια άλλη σημαντική πρόκληση για περαιτέρω μείωση της κλίμακας της διαδικασίας. Οι προσομοιώσεις TCAD επιβεβαίωσαν ότι το τρανζίστορ χωρισμένης σελίδας θα παρείχε 20 τοις εκατό μείωση στην επιφάνεια του καλουπιού. Γενικά, η νέα αρχιτεκτονική τρανζίστορ θα μειώσει το τυπικό ύψος λογικής κυψέλης σε 4,3 κομμάτια. Η κυψέλη θα γίνει πιο απλή, κάτι που ισχύει και για την κατασκευή της κυψέλης μνήμης SRAM.
Μια απλή μετάβαση από ένα τρανζίστορ νανοσελίδων σε ένα τρανζίστορ χωρισμένης νανοσελίδας θα προσφέρει 10% αύξηση στην απόδοση διατηρώντας παράλληλα την κατανάλωση ή μείωση 24% στην κατανάλωση χωρίς αύξηση της απόδοσης. Οι προσομοιώσεις για τη διαδικασία των 2 nm έδειξαν ότι μια κυψέλη SRAM που χρησιμοποιεί διαχωρισμένες νανοσελίδες θα παρείχε συνδυασμένη μείωση της περιοχής και βελτίωση της απόδοσης έως και 30% με απόσταση p- και n-συμβολών έως 8 nm.
Πηγή: 3dnews.ru