Μια λειτουργική διεπαφή PCI Express 5.0 παρουσιάστηκε σε συνέδριο στην Ταϊπέι

Όπως γνωρίζετε, ο επιμελητής της διασύνδεσης PCI Express, ο διβιομηχανικός όμιλος PCI-SIG, βιάζεται να καλύψει τη μεγάλη καθυστέρηση του χρονοδιαγράμματος για την κυκλοφορία στην αγορά μιας νέας έκδοσης του διαύλου PCI Express με χρήση προδιαγραφών έκδοσης 5.0. Η τελική έκδοση των προδιαγραφών PCIe 5.0 έχει εγκριθεί από αυτό άνοιξη, και το νέο έτος θα πρέπει να εμφανιστούν στην αγορά συσκευές με υποστήριξη για το ενημερωμένο bus. Να σας υπενθυμίσουμε ότι, σε σύγκριση με το PCIe 4.0, η ταχύτητα μεταφοράς κατά μήκος της γραμμής PCIe 5.0 θα διπλασιαστεί σε 32 gigatransactions ανά δευτερόλεπτο (32 GT/s).

Οι προδιαγραφές είναι προδιαγραφές, αλλά για την πρακτική εφαρμογή της νέας διεπαφής, απαιτείται πυρίτιο και μπλοκ εργασίας για την αδειοδότηση σε τρίτους προγραμματιστές ελεγκτών. Μία από αυτές τις αποφάσεις χθες και σήμερα σε συνέδριο στην Ταϊπέι έδειξε εταιρείες Astera Labs, Synopsys και Intel. Υποστηρίζεται ότι πρόκειται για την πρώτη ολοκληρωμένη λύση που είναι πλήρως έτοιμη για εφαρμογή στην παραγωγή και για αδειοδότηση.

Η πλατφόρμα που εμφανίζεται στην Ταϊβάν χρησιμοποιεί το τσιπ προπαραγωγής της Intel, τον ελεγκτή Synopsys DesignWare και το φυσικό επίπεδο PCIe 5.0 της εταιρείας, το οποίο μπορεί να αγοραστεί κατόπιν άδειας, καθώς και retimers από την Astera Labs. Τα Retimers είναι τσιπ που αποκαθιστούν την ακεραιότητα των παλμών ρολογιού παρουσία παρεμβολών ή σε περίπτωση ασθενούς σήματος.

Όπως μπορείτε να φανταστείτε, καθώς αυξάνεται η ταχύτητα μετάδοσης δεδομένων σε μία γραμμή, η ακεραιότητα του σήματος τείνει στο μηδέν καθώς επιμηκύνονται οι γραμμές επικοινωνίας. Για παράδειγμα, σύμφωνα με τις προδιαγραφές για τη γραμμή PCIe 4.0, το εύρος μετάδοσης χωρίς τη χρήση βυσμάτων στη γραμμή είναι μόνο 30 cm Για τη γραμμή PCIe 5.0, αυτή η απόσταση θα είναι ακόμη μικρότερη και ακόμη και σε τέτοια απόσταση είναι απαραίτητο να συμπεριληφθεί. retimers στο κύκλωμα ελεγκτή. Η Astera Labs κατάφερε να αναπτύξει retimers που μπορούν να λειτουργήσουν τόσο στη διεπαφή PCIe 4.0 όσο και ως μέρος της διεπαφής PCIe 5.0, η οποία παρουσιάστηκε στο συνέδριο.

Πηγή: 3dnews.ru