Παρουσιάζεται το LibreBMC, ένας ελεγκτής BMC ανοιχτού κώδικα που βασίζεται στην αρχιτεκτονική POWER

Το OpenPOWER Foundation ανακοίνωσε ένα νέο έργο LibreBMC με στόχο τη δημιουργία ενός πλήρως ανοιχτού BMC (Baseboard Management Controller) για διακομιστές κέντρων δεδομένων. Το LibreBMC θα αναπτυχθεί ως ένα έργο συνεργασίας στο οποίο έχουν ήδη ενταχθεί εταιρείες όπως η Google, η IBM, η Antmicro, η Yadro και η Raptor Computing Systems.

Το BMC είναι ένας εξειδικευμένος ελεγκτής εγκατεστημένος σε διακομιστές που έχει τη δική του διεπαφές CPU, μνήμης, αποθήκευσης και σταθμοσκόπησης αισθητήρα, που παρέχει μια διεπαφή χαμηλού επιπέδου για την παρακολούθηση και τον έλεγχο του υλικού διακομιστή. Με τη βοήθεια του BMC, ανεξάρτητα από το λειτουργικό σύστημα που εκτελείται στον διακομιστή, μπορείτε να παρακολουθείτε την κατάσταση των αισθητήρων, να διαχειρίζεστε την ισχύ, το υλικολογισμικό και τους δίσκους, να οργανώνετε την απομακρυσμένη εκκίνηση μέσω του δικτύου, να διασφαλίζετε τη λειτουργία της κονσόλας απομακρυσμένης πρόσβασης κ.λπ.

Το LibreBMC έχει αναπτυχθεί σύμφωνα με τις αρχές του Open Hardware. Εκτός από τα ανοιχτά κυκλώματα, την τεκμηρίωση σχεδιασμού και τις προδιαγραφές, σχεδιάζεται η χρήση ανοιχτών εργαλείων για ανάπτυξη. Συγκεκριμένα, το πλαίσιο LiteX χρησιμοποιείται για τη δημιουργία ηλεκτρονικών κυκλωμάτων SoC και το πακέτο SymbiFlow για την ανάπτυξη λύσεων που βασίζονται σε FPGA. Η πλακέτα που προκύπτει θα συμμορφώνεται με την προδιαγραφή DC-SCM, η οποία καθορίζει τις απαιτήσεις για τις μονάδες ελέγχου που χρησιμοποιούνται στο υλικό διακομιστή που αναπτύχθηκε από το έργο Open Compute.

Το LibreBMC θα είναι εξοπλισμένο με επεξεργαστή βασισμένο στην ανοιχτή αρχιτεκτονική POWER. Το υλικολογισμικό θα χρησιμοποιεί τη στοίβα OpenBMC, που μόλις αναπτύχθηκε από το Facebook και μετατράπηκε σε κοινό έργο που αναπτύχθηκε υπό την αιγίδα του Ιδρύματος Linux. Η χρήση του OpenBMC σε συνδυασμό με το έργο LibreBMC θα οδηγήσει σε ένα εντελώς ανοιχτό προϊόν που συνδυάζει ανοιχτό υλικό και ανοιχτό υλικολογισμικό. Το LibreBMC βρίσκεται επί του παρόντος στη φάση σχεδιασμού του πρωτοτύπου, που υλοποιείται με χρήση του Lattice ECP5 FPGA και του Xilinx Artix-7.

Πηγή: opennet.ru

Προσθέστε ένα σχόλιο