Έκδοση Coreboot 4.16

Δημοσιεύτηκε η κυκλοφορία του έργου CoreBoot 4.16, στο πλαίσιο του οποίου αναπτύσσεται μια δωρεάν εναλλακτική λύση στο ιδιόκτητο υλικολογισμικό και το BIOS. Ο κώδικας του έργου διανέμεται με την άδεια GPLv2. Στη δημιουργία της νέας έκδοσης συμμετείχαν 170 προγραμματιστές, οι οποίοι ετοίμασαν 1770 αλλαγές.

Βασικές καινοτομίες:

• Προστέθηκε υποστήριξη για 33 μητρικές πλακέτες, 22 από τις οποίες χρησιμοποιούνται σε συσκευές με Chrome OS ή σε διακομιστές Google. Μεταξύ των χρεώσεων εκτός Google:
  • Acer Aspire VN7-572G
  • AMD Chausie
  • ASROCK H77 Pro4-M
  • ASUS P8Z77-M
  • Εξομοίωση QEMU power9
  • Intel Alderlake-N RVP
  • Prodrive Atlas
  • Star Labs Star Labs StarBook Mk V (i3-1115G4 και i7-1165G7)
  • System76 gaze16 3050, 3060 και 3060-b
• Η υποστήριξη για τις μητρικές πλακέτες Google Corsola, Nasher και Stryke έχει διακοπεί.
• Προστέθηκε υποστήριξη για Power9 CPU και AMD Sabrina SoC.
• Προστέθηκε μια επιλογή για την απενεργοποίηση του υποσυστήματος IME (Intel Management Engine), το οποίο διατίθεται στις περισσότερες σύγχρονες μητρικές με επεξεργαστές Intel και υλοποιείται ως ξεχωριστός μικροεπεξεργαστής που λειτουργεί ανεξάρτητα από την CPU και εκτελεί εργασίες που πρέπει να διαχωριστούν από το λειτουργικό σύστημα, όπως ως επεξεργασία προστατευμένου περιεχομένου (DRM), υλοποίηση μονάδων TPM (Trusted Platform Module) και διεπαφές χαμηλού επιπέδου για την παρακολούθηση και τον έλεγχο του εξοπλισμού. Για να απενεργοποιήσετε το IME σε συστήματα με επεξεργαστές από την οικογένεια Skylake έως το Alder Lake, η παράμετρος me_state χρησιμοποιείται στο CMOS, εκχωρώντας μια τιμή 1 στην οποία θα απενεργοποιηθεί ο κινητήρας. Για να αλλάξετε την κατάσταση CSME μέσω CMOS, έχει προστεθεί η μέθοδος “.enable”, η κατάσταση της οποίας αντιστοιχεί στην παράμετρο me_state.
• Προστέθηκε coreboot-configurator, ένα απλό GUI για την αλλαγή των ρυθμίσεων CMOS στο Coreboot CBFS χρησιμοποιώντας το βοηθητικό πρόγραμμα nvramtool.
• Προστέθηκε το βοηθητικό πρόγραμμα apcb_v3_edit για την επεξεργασία δυαδικών αρχείων APCB V3 (AMD PSP Customization Block) και την αντικατάσταση έως και 16 SPD (Serial Presence Detect) σε αυτά.
• Ενημερωμένα υπομονάδες amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs και vboot.
• Ο κωδικός για τη διαμόρφωση του LAPIC (Local Advanced Programmable Interrupt Controller) έχει μετακινηθεί στο MP init.
• Προστέθηκε υποστήριξη για ακολουθίες διαφυγής ANSI για την επισήμανση σημαντικών συμβάντων, όπως σφάλματα και προειδοποιήσεις, κατά την εμφάνιση αρχείων καταγραφής στη διαδραστική κονσόλα.
• Εφαρμόστηκε η συνάρτηση cbmem_dump_console, παρόμοια με τη cbmem_dump_console_to_uart, αλλά λειτουργεί με κονσόλες που διαμορφώνονται συνήθως.
• Οι ρυθμίσεις ζωντανής εικόνας είναι προσαρμοσμένες για να λειτουργούν με τη διανομή NixOS 21.11. Το πακέτο iasl έχει διακοπεί και έχει αντικατασταθεί από acpica-tools.
• Το U-Boot bootloader έχει ενημερωθεί στην έκδοση 2021.10.
• Προστέθηκε υποστήριξη για συστήματα με περισσότερους από 128 πυρήνες CPU.
• Προστέθηκε πρόγραμμα οδήγησης για αισθητήρες εγγύτητας Semtech sx9360 SAR που χρησιμοποιούνται σε συσκευές Samsung.
• Προστέθηκε πρόγραμμα οδήγησης για ελεγκτές SGenesy Logic GL9750 SD που χρησιμοποιούνται σε Chromebook.
• Προστέθηκε υποστήριξη για ελεγκτές Ethernet Realtek RT8125.
• Προστέθηκε πρόγραμμα οδήγησης για το Fibocom 5G WWAN ACPI.
• Προστέθηκε υποστήριξη για μικτές τοπολογίες μνήμης κατά τη χρήση DDR4.
• Προστέθηκε υποστήριξη για την προδιαγραφή FSP 2.3 (Flexible Software Package).
• Ο κώδικας για τον υπολογισμό των κατακερματισμών που χρησιμοποιείται στην επαλήθευση και την αξιολόγηση της κατάστασης CBFS έχει επεξεργαστεί εκ νέου
• Προστέθηκε υποστήριξη για την τεχνολογία PCI-e Resizable BAR (Base Address Registers), η οποία επιτρέπει στην CPU να έχει πρόσβαση σε ολόκληρη τη μνήμη βίντεο της κάρτας PCI.

Επιπλέον, παρουσιάζεται ένα σχέδιο μετάβασης ξεκινώντας από την έκδοση 4.18 στην τέταρτη έκδοση του μηχανισμού κατανομής πόρων (RESOURCE_ALLOCATOR_V4), που προσθέτει υποστήριξη για χειρισμό πολλαπλών περιοχών πόρων, χρησιμοποιώντας ολόκληρο τον χώρο διευθύνσεων και εκχώρηση μνήμης σε περιοχές άνω των 4 GB. Το Coreboot 4.18, που αναμένεται τον Νοέμβριο, σχεδιάζει επίσης να καταργήσει τον κλασικό μηχανισμό προετοιμασίας πολλαπλών επεξεργαστών (LEGACY_SMP_INIT), αντικαθιστώντας τον με τον κωδικό προετοιμασίας PARALLEL_MP.

Πηγή: opennet.ru