La JEDEC-Asocio ankoraŭ ne oficiale publikigis la specifon por la sekva generacio de DDR5 RAM (dinamika hazarda alira memoro, DRAM). Sed la manko de formala dokumento ne malhelpas DRAM-fabrikistojn kaj programistojn de diversaj sistemoj sur blato (system-on-chip, SoC) prepariĝi por ĝia lanĉo. La pasintan semajnon, Cadence, programisto de aparataro kaj programaro por krei blatojn, dividis siajn informojn pri la eniro de DDR5 en la merkaton kaj ĝian pluan disvolviĝon.
Platformoj DDR5: pli ol 12 en disvolviĝo
La populareco de iu ajn tipo de memoro estas determinita de la populareco de la platformoj, kiuj subtenas ĝin, kaj DDR5 ne estas escepto. Koncerne DDR5, ni certe scias, ke ĝi estos subtenata de AMD EPYC-procesoroj de la Genoa generacio, same kiel Intel Xeon Scalable-procesoroj de la generacio Sapphire Rapids kiam ili estos liberigitaj fine de 2021 aŭ komence de 2022. Cadence, kiu jam ofertas la DDR5-regilon kaj DDR5-fizikan interfacon (PHY) al pecetprojektistoj por licencado, diras, ke ĝi havas pli ol dekduon da SoC-oj evoluantaj por subteni venontgeneracian memoron. Iuj el ĉi tiuj sistemoj-sur-blato aperos pli frue, kelkaj poste, sed en ĉi tiu etapo estas evidente, ke intereso pri la nova teknologio estas tre granda.
Cadence certas, ke la DDR5-regilo kaj DDR5 PHY de la kompanio estas plene konformaj al la venonta JEDEC-specifa versio 1.0, do SoCs, kiuj uzas Cadence-teknologiojn, estos kongruaj kun DDR5-memormoduloj, kiuj aperos poste.
“Proksima partopreno en laborgrupoj de JEDEC estas avantaĝo. Ni havas ideon pri kiel la normo evoluos. Ni estas regilo kaj PHY-provizanto kaj povas antaŭvidi ajnajn eblajn ŝanĝojn sur la vojo al eventuala normigo. En la fruaj tagoj de normigado, ni povis preni normajn elementojn sub evoluo kaj labori kun niaj partneroj por akiri funkciantan regilon kaj PHY-prototipon. Dum ni iras al publikigo de la normo, ni havas kreskantajn pruvojn, ke nia pako pri intelekta proprieto (IP) subtenos normkonformajn DDR5-aparatojn, "diris Marc Greenberg, direktoro pri merkatado por DRAM IP ĉe Cadence.
Antre: 16-Gbit DDR5-4800 blatoj
La transiro al DDR5 prezentas gravan defion por memorfabrikistoj, ĉar la nova speco de DRAM devas samtempe provizi pliigitan pecetkapaciton, pli altajn datumtransigajn tarifojn, pliigitan efikan rendimenton (po horloĝfrekvenco kaj po kanalo) kaj samtempe reduktitan elektrokonsumon. Krome, DDR5 estas atendita faciligi kombini plurajn DRAM-aparatojn en ununuran pakaĵon, permesante signife pli altajn memormodulajn kapacitojn ol tio, kion la industrio uzas hodiaŭ.
Micron kaj SK Hynix jam anoncis la komencon de liveroj de prototipaj memormoduloj bazitaj sur 16-Gbit DDR5-blatoj al siaj partneroj. Samsung, la plej granda fabrikanto de DRAM en la mondo, ne oficiale konfirmis la komencon de ekspedado de prototipoj, sed laŭ ĝiaj anoncoj ĉe la ISSCC 2019-konferenco, ni scias, ke la kompanio laboras kun 16-Gbit-blatoj kaj DDR5-tipaj moduloj (tamen tio faras ne signifas ke 8-Gbit blatoj Ne estos DDR5). Ĉiukaze, ŝajnas, ke DDR5-memoro estos disponebla de ĉiuj tri ĉefaj DRAM-produktantoj kiam iliaj respektivaj platformoj komencos aperi sur la merkato.
Cadence certas, ke la unuaj DDR5-blatoj havos kapaciton de 16 Gbit kaj transdono de datumoj de 4800 Mega-Translokigoj por sekundo (MT/s). Ĉi tio estis nerekte konfirmita per la pruvo de la modulo SK Hynix DDR5-4800 ĉe CES 2020, kunligita kun la anonco pri la komenco de specimenigo (la procezo sendi produktprototipojn al partneroj). De DDR5-4800, la nova generacio de memoro disvolviĝos en du direktoj: kapablo kaj rendimento.
Ĝeneralaj vektoroj por DDR5-evoluo, laŭ la atendoj de Cadence:
- La kapacito de ununura blato komencos je 16 Gbit, poste pliiĝos al 24 Gbit (atendu memormodulojn de 24 Gbit aŭ 48 Gb), kaj poste al 32 Gbit.
Koncerne rendimenton, Cadence atendas, ke DDR5-datumtransiga rapido pliiĝos de 4800 MT/s al 5200 MT/s en 12-18 monatoj post la lanĉo de DDR4-4800, kaj poste al 5600 MT/s en aliaj 12-18 monatoj, do DDR5-efikecplibonigoj sur serviloj okazos je sufiĉe regula ritmo.
Por klientkomputiloj, multe dependos de la memorregiloj en la mikroprocesoroj kaj la memormodulaj vendistoj, sed entuziasmaj DIMM-oj certe havos pli bonan rendimenton ol tiuj uzataj en serviloj.
En la servilmerkato, kun 16Gb-blatoj, internaj DDR5-optimumigoj, novaj servilaj arkitekturoj, kaj la uzo de RDIMM-oj anstataŭ LRDIMM-oj, unuopaj sistemoj kun 5GB-DDR256-moduloj vidos signifajn rendimentajn pliiĝojn en ambaŭ trairaj kapabloj, kaj laŭ latentecoj de aliro al datumoj. (kompare kun modernaj LRDIMM-oj).
Cadence diras, ke la teknologiaj plibonigoj de DDR5 permesos al ĝi pliigi realan memoran bendolarĝon je 36% kompare kun DDR4, eĉ ĉe 3200 MT/s datumtransiga indico. Tamen, kiam DDR5 funkcias kun dezajnaj rapidoj de ĉirkaŭ 4800 MT/s, la reala trafluo estos 87% pli alta ol DDR4-3200 ĉiukaze. Tamen, unu el la ĉefaj trajtoj de DDR5 ankaŭ estos la kapablo pliigi la densecon de monolita memorpeceto preter 16 Gbit.
DDR5 jam ĉi-jare?
Kiel notite supre, AMD Genoa kaj Intel Sapphire Rapids ne devus aperi ĝis malfrua 2021, kaj pli verŝajne komence de 2022. Tamen s-ro Greenberg el Cadence estas memfida pri la optimisma scenaro por la disvolviĝo de eventoj.
Memorfabrikistoj estas fervoraj komenci amasan provizon de novaj specoj de DRAM antaŭ ol platformoj fariĝos haveblaj. Dume, sendado jaron antaŭ ol AMD Genoa kaj Intel Sapphire Rapids trafis la merkaton ŝajnas iom antaŭtempa. Sed la aspekto de DDR5-provaj variantoj havas plurajn raciajn klarigojn: AMD kaj Intel-procesoroj subtenantaj DDR5 estas pli proksimaj ol la procesoraj kompanioj diras al ni, aŭ ekzistas aliaj SoC-oj kun DDR5-subteno, kiuj eniras la merkaton.
Ĉiukaze, se la DDR5-specifo estas en la fina skizfazo, grandaj DRAM-produktantoj povas komenci amasproduktadon eĉ sen publikigita normo. En teorio, SoC-programistoj ankaŭ povus komenci sendi siajn dezajnojn al produktado en ĉi tiu etapo. Dume, estas malfacile imagi, ke DDR5 kaptos ajnan signifan merkatparton en 2020 - 2021. sen subteno de ĉefaj procesoraj provizantoj.
fonto: 3dnews.ru