En la arkitekturo de x86-platformoj aperis du tendencoj, kiuj kompletigas unu la alian. Laŭ unu versio, ni devas movi al integriĝo de komputado kaj kontrolresursoj en unu blaton. La dua aliro antaŭenigas distribuadon de respondecoj: la procesoro estas ekipita per alt-efikeca buso, kiu formas periferian skaleblan ekosistemon. Ĝi formas la bazon de la Intel C620-sistema logika topologio por altnivelaj platformoj.
La fundamenta diferenco de la antaŭa Intel C610-pecetaro estas la vastiĝo de la komunika kanalo inter la procesoro kaj la ekstercentraj inkluditaj en la PCH-peceto per la uzo de PCIe-ligoj kune kun la tradicia DMI-buso.
Ni rigardu pli detale la novigojn de la suda ponto Intel Lewisburg: kiaj evoluaj kaj revoluciaj aliroj vastigis ĝiajn potencojn en komunikado kun procesoroj?
Evoluaj ŝanĝoj en CPU-PCH-komunikado
Kiel parto de la evolua aliro, la ĉefa komunika kanalo inter la CPU kaj la suda ponto, kiu estas la buso DMI (Direct Media Interface), ricevis subtenon por la reĝimo PCIe x4 Gen3 kun rendimento de 8.0 GT/S. Antaŭe, en la Intel C610 PCH, komunikado inter la procesoro kaj sistema logiko estis farita en PCIe x4 Gen 2 reĝimo ĉe 5.0 GT/S bendolarĝo.
Komparo de sistema logika funkcieco de Intel C610 kaj C620
Notu, ke ĉi tiu subsistemo estas multe pli konservativa ol la enkonstruitaj PCIe-havenoj de la procesoro, kutime uzataj por konekti GPU-ojn kaj NVMe-diskojn, kie PCIe 3.0 estas uzata delonge kaj la transiro al PCI Express Gen4 estas planita.
Revoluciaj ŝanĝoj en CPU-PCH-komunikado
Revoluciaj ŝanĝoj inkluzivas la aldonon de novaj PCIe CPU-PCH-komunikaj kanaloj, nomataj Pliaj Suprenaj Ligoj. Fizike, ĉi tiuj estas du PCI Express-havenoj funkciigantaj en reĝimoj PCIe x8 Gen3 kaj PCIe x16 Gen3, ambaŭ 8.0 GT/S.
Por interago inter la CPU kaj Intel C620 PCH, 3 busoj estas uzataj: DMI kaj du PCI Express-havenoj
Kial estis necese revizii la ekzistantan komunikan topologion kun la Intel C620? Unue, ĝis 4x 10GbE-regiloj kun RDMA-funkcio povas esti integritaj en la PCH. Due, la nova kaj pli rapida generacio de Intel QuickAssist Technology (QAT) kunprocesoroj, kiuj provizas aparataron subtenon por kunpremado kaj ĉifrado, respondecas pri ĉifrado de rettrafiko kaj interŝanĝoj kun la stokadsubsistemo. Kaj finfine, la "motoro de novigo" - , kiu nur estos disponebla por OEM-oj.
Skalebleco kaj fleksebleco
Grava propraĵo estas la kapablo elekti ne nur la PCH-konekto-topologion, sed ankaŭ la prioritatojn de la internaj rimedoj de la blato en aliro al altrapidaj komunikaj kanaloj kun la centra procesoro (procesoroj). Krome, en la speciala EPO (EndPoint Only Mode), la PCH-konekto estas efektivigita en la statuso de regula PCI Express-aparato enhavanta 10 GbE-resursojn kaj Intel QAT. Samtempe, la klasika DMI-interfaco, same kiel kelkaj Legacy-subsistemoj, montritaj nigre en la diagramo, estas malŝaltitaj.
Interna arkitekturo de la Intel C620 PCH-peceto
En teorio, ĉi tio ebligas uzi pli ol unu peceton Intel C620 PCH en sistemo, skalante 10 GbE kaj Intel QAT-funkciecon por plenumi rendimentajn postulojn. Samtempe, Heredaĵaj funkcioj, kiuj estas bezonataj nur en ununura kopio, povas esti ebligitaj nur sur unu el la instalitaj PCH-blatoj.
Do, la fina vorto en dezajno apartenos al la platformo-programisto, agante surbaze de kaj teknologiaj kaj merkataj faktoroj konforme al la poziciigado de ĉiu specifa produkto.
fonto: www.habr.com