Google, kunlabore kun produktaj kompanioj SkyWater Technology kaj Efabless, lanĉis iniciaton, kiu permesas al programistoj de malferma aparataro fari la blatojn, kiujn ili disvolvas senpage. La iniciato celas stimuli la evoluon de malferma aparataro, redukti la kostojn de evoluigado de malfermaj projektoj kaj simpligi interagadon kun fabrikoj. Danke al la iniciato, ĉiu povas komenci evoluigi siajn proprajn kutimajn blatojn sen timi la altajn kostojn de produktado de komencaj prototipoj. Ĉiuj kostoj de produktado, pakado kaj sendo estas kovritaj de Google.
Petoj por inkludo en la senpaga produktadprogramo povas esti senditaj unufoje ĉiun duan monaton. La plej proksima fendo estos fermita la 8-an de junio, kaj la blatoj kiuj sukcesis eniri ĝin estos pretaj la 30-an de aŭgusto kaj senditaj al la aŭtoroj la 18-an de oktobro. El la senditaj kandidatiĝoj, 40 projektoj estas elektitaj (se la prezentitaj kandidatiĝoj estas malpli ol 40, tiam ĉiuj tiuj, kiuj trapasis la korektan kontrolon, estos produktataj). Surbaze de la produktadrezultoj, la programisto ricevos 50 blatojn kaj 5 tabulojn kun instalitaj blatoj.
Aplikoj estas akceptataj nur de projektoj plene distribuitaj sub malfermaj licencoj, ne ŝarĝitaj de nediskonigaj interkonsentoj (NDAoj) kaj ne limigante la uzadon de iliaj produktoj. Datumoj por produktado devas esti transdonitaj en GDSII-formato, trapasi la provizitan testaron kaj esti reproduktitaj de la fontodezajnaj dosieroj (t.e., sendu malfermfontecan projekton, sed vi ne povos sendi proprietan dezajnon por produktado).
Por simpligi la disvolviĝon de malferma peceto, la sekvaj malfermfontaj iloj estas disponeblaj:
- SkyWater PDK (Process Design Kit), ilaro kiu priskribas la 130nm teknikan procezon (SKY130) uzata ĉe la SkyWater planto kaj permesas vin prepari la dezajno dosierojn necesaj por la produktado de mikrocirkvitoj.
- OpenLane estas aro de komponentoj por aŭtomatigita konvertiĝo de RTL-cirkvitdezajno de aplikaĵ-specifaj fritoj (ASICoj) en la GDSII-formaton uzitan en pecetfabrikoj.
- XLS (Accelerated HW Synthesis) estas ilaro por sintezi dezajn dosierojn kun blata aparataro, kiuj respondas al la provizita altnivela priskribo de la bezonata funkcieco, desegnita en la stilo de programaro.
- Aro de reguloj por la asemblea sistemo Bazel kun subteno por malfermitaj iloj (Yosys, Verilator, OpenROAD) por labori kun aparataj priskribaj lingvoj (Verilog, VHDL, Chisel, nMigen).
- OpenROAD estas kadro por aŭtomatigi la evoluprocezon de malfermfontaj mikrocirkvitoj.
- Verible estas aro da iloj por evoluo en la Verilog-lingvo, inkluzive de analizilo, stilformatsistemo kaj linter.
fonto: opennet.ru