La projekto Libre-SOC, kiu disvolvas malferman blaton kun hibrida arkitekturo en la stilo CDC 6600, en kiu, por redukti la grandecon kaj kompleksecon de la blato, la instrukcioj pri CPU, VPU kaj GPU ne estas apartigitaj kaj ofertitaj en unu ISA. , atingis la stadion de translokigo de la unua prova specimeno al produktado. La projekto estis origine evoluigita sub la nomo Libre RISC-V, sed estis renomita Libre-SOC post la decido anstataŭigi RISC-V kun la OpenPOWER 3.0 instrukcia arkitekturo (ISA).
La projekto celas krei kompletan, tute malfermitan kaj senpagan sistemon sur blato (SoC), kiu povas esti uzata en unutablaj komputiloj, netbooks kaj diversaj porteblaj aparatoj. Aldone al la CPU-specifaj instrukcioj kaj ĝeneraluzeblaj registroj, Libre-SOC disponigas la kapablojn plenumi vektorajn operaciojn kaj specialajn kalkulojn karakterizajn por VPU-oj kaj GPU-oj en ununura procesora funkcia bloko. La blato uzas la OpenPOWER-instrukciaĵarkitekturon, la Simple-V-etendaĵon kun instrukcioj por vektorizado kaj paralela prilaborado de datenoj, same kiel specialiĝintajn instrukciojn por ARGB-konverto kaj oftaj 3D operacioj.
GPU-instrukcioj koncentriĝas pri uzo kun la Vulkan-grafika API, kaj VPU pri akcelo de YUV-RGB-konverto kaj malkodado de MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3. , AC3, Vorbis-formatoj kaj Opus. Senpaga pelilo estas evoluigita por Mesa, kiu uzas la kapablojn de Libre-SOC por disponigi aparataron akcelitan programaron de la Vulkan-grafika API. Ekzemple, Vulkan-ombriloj povas esti tradukitaj per JIT-motoro por efektivigi uzante specialajn instrukciojn disponeblajn en Libre-SOC.
En la venonta testprototipo, ili planas efektivigi la etendon SVP64 (Variable-length Vectorisation), permesante al la Libre-SOC esti uzata kiel vektora procesoro (krom 32 64-bitaj ĝeneraluzeblaj registroj, 128 registroj estos provizitaj. por vektoraj kalkuloj). La unua prototipo inkluzivas nur unu kernon funkciantan je 300 MHz, sed ene de du jaroj estas planite eldoni 4-kernan version, poste 8-kernan version, kaj longtempe 64-kernan version.
La unua aro de la blato estos produktita de TSMC uzante la 180nm-procezan teknologion. Ĉiuj evoluoj de la projekto estas distribuitaj sub liberaj permesiloj, inkluzive de dosieroj en la formato GDS-II kun priskribo de la kompleta topologio de la blato, sufiĉa por komenci vian propran produktadon. Libre-SOC estos la unua tute sendependa blato bazita sur la Power-arkitekturo ne produktita de IBM. La evoluo uzis la nMigen-hardvaran priskriban lingvon (HDL bazitan sur Python, sen uzado de VHDL kaj Verilog), la FlexLib normajn ĉelbibliotekojn de la Chips4Makers-projekto, kaj la liberan Coriolis2 VLSI ilaron por konverti de HDL al GDS-II.
La disvolviĝo de Libre-SOC estis financita de la Fondaĵo NLnet, kiu asignis 400 mil eŭrojn por krei tute malfermitan blaton kadre de programo por krei kontroleblajn kaj fidindajn fundamentajn teknikajn solvojn. La blato havas grandecon de 5.5x5.9 mm kaj inkluzivas 130 mil logikajn pordegojn. Ĝi konsistas el kvar 4KB SRAM-moduloj kaj 300 MHz faz-ŝlosita buklo (PLL) unuo.
fonto: opennet.ru