En lumo de la proksimiĝanta baro en ĉipetoproduktado, kiu estas la neeblo de plia malpliigo de teknikaj procezoj, plurblata pakado de kristaloj venas al la unua loko. La rendimento de estontaj procesoroj estos mezurita per la komplekseco, aŭ pli bone ankoraŭ, la komplekseco de la solvoj. Ju pli da funkcioj estas asignitaj al malgranda procesora blato, des pli potenca kaj efika estos la tuta platformo. En ĉi tiu kazo, la procesoro mem estos platformo de amaso da heterogenaj kristaloj ligitaj per altrapida buso, kiu ne estos pli malbona (laŭ rapideco kaj konsumo) ol se ĝi estus unu monolita kristalo. Alivorte, la procesoro fariĝos kaj baztabulo kaj aro de ekspansiaj kartoj, inkluzive de memoro, ekstercentraj ktp.
Intel jam pruvis la efektivigon de du proprietaj teknologioj por spaca pakado de malsimilaj kristaloj en unu pakaĵo. Ĉi tiuj estas EMIB kaj
Kompreneble, Intel ne ĉesos tie kaj daŭre aktive disvolvos teknologiojn por progresema blatpakado. Konkurantoj faras la samon. Kiel
Lastatempe, ĉe la SEMICON West-konferenco, Intel denove
La unua el tri novaj teknologioj por spaca enpakado de chipletoj estas Co-EMIB. Ĉi tio estas kombinaĵo de malaltkosta EMIB-ponta interfacteknologio kun Foveros-ĉipetoj. Foveros-multipecetaj stakdezajnoj povas esti interligitaj kun horizontalaj EMIB-ligiloj en kompleksajn sistemojn sen oferado de trairo aŭ efikeco. Intel asertas, ke la latenteco kaj trairo de ĉiuj plurtavolaj interfacoj ne estos pli malbonaj ol en monolita blato. Fakte, pro la ekstrema denseco de heterogenaj kristaloj, la ĝenerala rendimento kaj energia efikeco de la solvo kaj interfacoj estos eĉ pli alta ol en la kazo de monolita solvo.
Por la unua fojo, Co-EMIB-teknologio povus esti uzata por produkti Intel-hibridajn procesorojn por la Aurora superkomputilo, atendita ekspedi fine de 2021 (komuna projekto inter Intel kaj Cray). La prototipprocesoro estis montrita ĉe SEMICON West kiel stako de 18 malgrandaj ĵetkuboj sur unu granda ĵetkubo (Foveros), paro de kiuj estis ligitaj horizontale per EMIB-interkonekto.
La dua el la tri novaj spacaj blatpakaĵteknologioj de Intel nomiĝas Omni-Directional Interconnect (ODI). Ĉi tiu teknologio estas nenio pli ol la uzo de EMIB kaj Foveros-interfacoj por horizontala kaj vertikala elektra konekto de kristaloj. Kio igis ODI aparta objekto estis la fakto ke la firmao efektivigis elektroprovizon por chipletoj en la stako uzante vertikalajn TSVs-ligojn. Ĉi tiu aliro ebligos efike distribui manĝaĵojn. Samtempe, la rezisto de 70-μm TSV-kanaloj por nutrado estas signife reduktita, kio reduktos la nombron da kanaloj necesaj por provizi potencon kaj liberigos areon sur la blato por transistoroj (ekzemple).
Fine, Intel nomis la pecetan interfacon MDIO la tria teknologio por spaca pakado. Ĉi tio estas la Advanced Interface Bus (AIB) en la formo de fizika tavolo por inter-peceta signalinterŝanĝo. Strikte parolante, ĉi tiu estas la dua generacio de la AIB-buso, kiun Intel disvolvas por DARPA. La unua generacio de AIB estis lanĉita en 2017 kun la kapablo transdoni datumojn super ĉiu kontakto kun rapideco de 2 Gbit/s. La MDIO-buso disponigos interŝanĝon kun rapideco de 5,4 Gbit/s. Ĉi tiu ligo fariĝos konkuranto al la buso TSMC LIPINCON. La transiga rapido de LIPINCON estas pli alta - 8 Gbit/s, sed Intel MDIO havas pli altan densecon de GB/s per milimetro: 200 kontraŭ 67, do Intel asertas evoluon, kiu ne estas pli malbona ol tiu de sia konkuranto.
fonto: 3dnews.ru