La PCI-SIG-organizo respondeca por la evoluo de PCI Express-specifoj anoncis la adopton de la specifoj en la fina versio de versio 5.0. La evoluo de PCIe 5.0 estis rekordo por la industrio. La specifoj estis evoluigitaj kaj aprobitaj en nur 18 monatoj. Specifoj PCIe 4.0 Liberigitaj
La specifoj de la versio PCIe 4.0 daŭris 7 jarojn por disvolvi kaj adopti. Kiam ili estis aprobitaj, ili ne plu renkontis novajn defiojn: maŝinlernado, AI kaj aliaj bendolarĝ-intensaj laborŝarĝoj dum datuma interŝanĝo inter la procesoro, stokadsubsistemoj kaj akceliloj, inkluzive de vidkartoj. Signifa PCI Express busakcelo estis postulata por kontentige subteni novajn laborkvantojn. En versio 5.0, la interŝanĝrapideco denove estis duobligita kompare kun la antaŭa normo: de 16 gigatransakcioj je sekundo ĝis 32 gigatransakcioj je sekundo (laŭ 8 linioj).
La transiga rapideco per linio estas do nun ĉirkaŭ 4 GB/s. Por la klasika agordo de 16 linioj, adoptita por vidkartaj interfacoj, la rapido komencis atingi 64 GB/s. Ĉar PCI Express funkcias en plena dupleksa reĝimo, permesante samtempan transdonon de datumoj en ambaŭ direktoj, la plena bendolarĝo de la buso PCIe x16 atingos 128 GB/s.
PCIe 5.0-specifoj disponigas malantaŭan kongruecon kun aparatoj de antaŭaj generacioj, ĝis versio 1.0. Malgraŭ tio, la munta konektilo estis plibonigita, kvankam ĝi ne perdis malantaŭan kongruon. La mekanika forto de la konektilo estis plibonigita, same kiel kelkaj ŝanĝoj al la signalstrukturo de la interfaco por certigi signalintegrecon (reduktante la efikon de interparolado).
Aparatoj kun la buso PCIe 5.0 ne aperos sur la merkato hodiaŭ aŭ subite. En Intel-servilaj procesoroj,
fonto: 3dnews.ru