La Rostec Ŝtata Korporacio kaj la teknologia firmao Yadro (ICS Holding) intencas evoluigi kaj komenci produktadon de nova procesoro por tekokomputiloj, komputiloj kaj serviloj, bazita sur la RISC-V-arkitekturo, antaŭ 2025. Estas planite ekipi laborlokojn en Rostec-sekcioj kaj institucioj de la Ministerio pri Edukado kaj Scienco, la Ministerio pri Edukado kaj la Sanministerio de la Rusa Federacio per komputiloj bazitaj sur la nova procesoro. 27,8 miliardoj da rubloj estos investitaj en la projekto (inkluzive 9,8 miliardoj el la federacia buĝeto), kio estas pli ol la totalaj investoj en la produktado de Elbrus kaj Bajkal-procesoroj. Konforme al la komerca plano, en 2025 ili planas vendi 60 mil sistemojn bazitajn sur novaj procesoroj kaj gajni 7 miliardojn da rubloj por tio.
Ekde 2019, Yadro, servilo kaj stokado-firmao, posedas Syntacore, kiu estas unu el la plej malnovaj programistoj de specialigitaj malfermaj kaj komercaj RISC-V IP-kernoj (IP Core), kaj ankaŭ estas unu el la fondintoj de la neprofitcela organizo. RISC-V International , kontrolante la evoluon de la RISC-V-instrukcia aro-arkitekturo. Tiel, ekzistas pli ol sufiĉaj rimedoj, sperto kaj kompetenteco por krei novan blaton RISC-V.
Estas raportite ke la blato estanta inkluzivos 8-kernan procesoron funkciantan ĉe 2 GHz. Por produktado estas planite uzi la 12nm-teknikan procezon (por komparo, en 2023 Intel planas produkti blaton bazitan sur la SiFive P550 RISC-V-kerno uzante 7nm-teknologion, kaj en 2022 en Ĉinio ĝi estas atendita produkti la XiangShan blaton. , ankaŭ funkcianta ĉe frekvenco de 2 GHz, uzante la teknikan procezon 14 nm).
Syntacore nuntempe ofertas por licencado de la RISC-V SCR7-kerno, taŭga por uzo en konsumkomputiloj kaj apogado de la uzado de Linukso-bazitaj sistemoj. SCR7 efektivigas la arkitekturon de instrukcioj RISC-V RV64GC kaj inkluzivas virtualan memorregilon kun memorpaĝa subteno, MMU, L1/L2 kaŝmemoroj, glitkoma unuo, tri privilegiaj niveloj, AXI4- kaj ACE-kongruaj interfacoj, kaj SMP-subteno (ĝis 8 kernoj).
Pri programaro, RISC-V-subteno estas sukcese disvolvita en Debian GNU/Linukso. Krome, fine de junio, Canonical anoncis la formadon de pretaj konstruoj de Ubuntu 20.04 LTS kaj 21.04 por la RISC-V-tabuloj SiFive HiFive Unmatched kaj SiFive HiFive Unleashed. RISC-V ankaŭ lastatempe estis adaptita al la Android-platformo. Estas rimarkinde, ke Yadro estas Arĝenta membro de la Linukso-Fondaĵo ekde 2017, kaj ankaŭ estas membro de la OpenPOWER Foundation-konsorcio, kiu antaŭenigas la OpenPOWER-instrukciaĵarkitekturon (ISA).
Memoru, ke RISC-V disponigas malferman kaj flekseblan maŝininstrukcisistemon kiu permesas al mikroprocesoroj esti konstruitaj por arbitraj aplikoj sen postulado de tantiemo aŭ trudado de kondiĉoj por uzo. RISC-V permesas krei tute malfermitajn SoC-ojn kaj procesorojn. Nuntempe, surbaze de la specifo RISC-V, malsamaj kompanioj kaj komunumoj sub diversaj liberaj licencoj (BSD, MIT, Apache 2.0) disvolvas plurajn dekojn da variantoj de mikroprocesoraj kernoj, SoC kaj jam produktitaj blatoj. Operaciumoj kun altkvalita subteno por RISC-V inkludas GNU/Linukso (nun ekde la eldonoj de Glibc 2.27, binutils 2.30, gcc 7 kaj la Linukso-kerno 4.15) kaj FreeBSD.
fonto: opennet.ru