El proyecto Libre-SOC está desarrollando un chip abierto con una arquitectura híbrida en el estilo del CDC 6600, donde las instrucciones de la CPU, VPU y GPU no están separadas para reducir el tamaño y la complejidad del chip, y se presentan en una única ISA. Ha alcanzado la fase de transferencia a producción del primer prototipo de prueba. Inicialmente, el proyecto se desarrolló bajo el nombre de Libre RISC-V, pero fue renombrado a Libre-SOC después de decidir reemplazar RISC-V por el uso de la arquitectura de conjunto de instrucciones (ISA) OpenPOWER 3.0.
El proyecto tiene como objetivo crear un sistema en chip (SoC) completamente abierto y sin regalías que se pueda utilizar en computadoras de una sola placa, netbooks y diversos dispositivos portátiles. Además de las instrucciones y registros de propósito general propios de la CPU, Libre-SOC ofrece, en un único bloque funcional del procesador, capacidades para realizar operaciones vectoriales y cálculos especializados propios de la VPU y GPU. El chip utiliza la arquitectura de conjunto de instrucciones OpenPOWER, la extensión Simple-V con instrucciones para la vectorización y el procesamiento paralelo de datos, así como instrucciones especializadas para la conversión a ARGB y la ejecución de operaciones 3D típicas.
Las instrucciones de la GPU se centran en su uso con la API gráfica Vulkan, y la VPU en acelerar la conversión YUV-RGB y la decodificación de formatos MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis y Opus. Se está desarrollando un controlador libre para Mesa que utiliza las capacidades de Libre-SOC para proporcionar una implementación de software acelerada por hardware de la API gráfica Vulkan. Por ejemplo, los sombreados de Vulkan pueden ser traducidos utilizando un motor JIT para ejecutarse utilizando las instrucciones especializadas disponibles en Libre-SOC.
En el próximo prototipo de prueba se planea implementar la extensión SVP64 (Vectorización de longitud variable), que permitirá utilizar Libre-SOC como un procesador vectorial (además de 32 registros de propósito general de 64 bits, se proporcionarán 128 registros para cálculos vectoriales). El primer prototipo incluye solo un núcleo que funciona a una frecuencia de 300 Mhz, pero en dos años se planea lanzar una versión de 4 núcleos, luego una de 8 núcleos, y a largo plazo, una de 64 núcleos.
El primer lote del chip será producido por la empresa TSMC utilizando el proceso tecnológico de 180nm. Todos los desarrollos del proyecto están bajo licencias libres, incluyendo archivos en formato GDS-II que describen la topología completa del chip, suficiente para iniciar la propia producción. Libre-SOC será el primer chip completamente independiente basado en la arquitectura Power, fabricado fuera de IBM. Para su desarrollo se utilizó el lenguaje de descripción de hardware nMigen (HDL basado en Python, sin usar VHDL y Verilog), la biblioteca de celdas estándar FlexLib del proyecto Chips4Makers y la suite de herramientas VLSI libre Coriolis2 para la conversión de HDL a GDS-II.
El desarrollo de Libre-SOC fue financiado por la Fundación NLnet, que asignó 400 mil euros para la creación de un chip completamente abierto en el marco de un programa destinado a desarrollar soluciones técnicas verificables y de confianza. El chip tiene un tamaño de 5.5×5.9 mm e incluye 130 mil puertas lógicas. Contiene cuatro módulos SRAM de 4KB y un bloque de 300 MHz de ajuste automático de frecuencia (PLL).
Fuente: opennet.ru
