Se ha publicado el lanzamiento del proyecto CoreBoot 4.16, en el cual se desarrolla una alternativa libre a los firmware propietarios y BIOS. El código del proyecto se distribuye bajo la licencia GPLv2. En la creación de la nueva versión participaron 170 desarrolladores, quienes prepararon 1770 cambios.
Novedades principales:
- Se ha añadido soporte para 33 placas base, 22 de las cuales se utilizan en dispositivos con Chrome OS o en como en entornos de nube públicos o privados. Google. Entre las placas no relacionadas con Google:
- Acer Aspire VN7-572G
- AMD Chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Emulación QEMU power9
- Intel Alderlake-N RVP
- Prodrive Atlas
- Star Labs Star Labs StarBook Mk V (i3-1115G4 e i7-1165G7)
- System76 gaze16 3050, 3060 y 3060-b
- Se ha descontinuado el soporte para las placas base Google Corsola, Nasher y Stryke.
- Se ha añadido soporte para CPU Power9 y SoC AMD Sabrina.
- Se ha añadido una opción para desactivar el subsistema IME (Intel Management Engine), que se proporciona en la mayoría de las placas base modernas con procesadores Intel y se implementa como un microprocesador separado que trabaja independientemente de la CPU, realizando tareas que deben estar separadas del sistema operativo, como el procesamiento de contenido protegido (DRM), la implementación de módulos TPM (Trusted Platform Module) y las interfaces de bajo nivel para monitoreo y gestión de hardware. Para desactivar el IME en sistemas con procesadores desde la familia Skylake hasta Alder Lake, se utiliza el parámetro me_state en CMOS, asignarle el valor 1 desactivará el motor. Se ha añadido el método "enable" para cambiar el estado de CSME a través de CMOS, cuyo estado corresponde al parámetro me_state.
- Se ha añadido coreboot-configurator, una interfaz gráfica simple para modificar configuraciones de CMOS en Coreboot CBFS, utilizando la herramienta nvramtool.
- Se ha añadido la herramienta apcb_v3_edit para editar archivos binarios APCB V3 (AMD PSP Customization Block) y sustituir hasta 16 SPD (Serial Presence Detect) en ellos.
- Se han actualizado los submódulos amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs y vboot.
- Se ha trasladado el código para configurar LAPIC (Local Advanced Programmable Interrupt Controller) a la inicialización de MP.
- Se ha añadido soporte para secuencias de escape ANSI para resaltar eventos importantes, como errores y advertencias, al mostrar logs en la consola interactiva.
- Se ha implementado la función cbmem_dump_console, similar a cbmem_dump_console_to_uart, pero que funciona con consolas configuradas normalmente.
- Las configuraciones de la imagen Live se han adaptado para funcionar con la distribución NixOS 21.11. Se ha descontinuado el soporte del paquete iasl, que ha sido reemplazado por acpica-tools.
- El cargador U-Boot se ha actualizado a la versión 2021.10.
- Se agregó soporte para sistemas que incluyen más de 128 núcleos de CPU.
- Se añadió un controlador para los sensores de proximidad Semtech sx9360 SAR, utilizados en dispositivos Samsung.
- Se añadió un controlador para los controladores SD SGenesys Logic GL9750, utilizados en Chromebook.
- Se agregó soporte para controladores Ethernet Realtek RT8125.
- Se añadió un controlador para Fibocom 5G WWAN ACPI.
- Se agregó soporte para topologías de memoria híbridas al utilizar DDR4.
- Se agregó soporte para la especificación FSP 2.3 (Paquete de Software Flexible).
- Se reescribió el código para calcular los hashes utilizados en la verificación y evaluación del estado de CBFS.
- Se agregó soporte para la tecnología PCI-e Resizable BAR (Registros de Dirección Base), que permite a la CPU acceder a toda la memoria de video de la tarjeta PCI.
Además, se presentó un plan de transición comenzando con la versión 4.18 hacia la cuarta edición del mecanismo de asignación de recursos (RESOURCE_ALLOCATOR_V4), el cual añade soporte para la manipulación de múltiples rangos de recursos, el uso de todo el espacio de direcciones y la asignación de memoria en áreas por encima de 4 GB. En la versión de Coreboot 4.18, que se espera para noviembre, también se planea anunciar obsoleto el mecanismo de inicialización clásica del modo multiprocesador (LEGACY_SMP_INIT), que ha sido reemplazado por el código de inicialización PARALLEL_MP.
Fuente: opennet.ru
