En el repositorio AOSP (Android Open Source Project), donde se desarrolla el código fuente de la plataforma Android, se han comenzado a incorporar cambios que proporcionan soporte para dispositivos con procesadores basados en la arquitectura RISC-V.
El conjunto de cambios para el soporte de RISC-V ha sido preparado por Alibaba Cloud e incluye 76 parches que abarcan diferentes subsistemas, incluida la pila gráfica, el sistema de audio, componentes de reproducción de video, la biblioteca bionic, la máquina virtual dalvik, frameworks, pilas de Wi-Fi y Bluetooth, herramientas para desarrolladores y varios módulos de terceros, incluidos modelos para TensorFlow Lite y módulos de aprendizaje automático para el reconocimiento de texto, clasificación de sonido e imágenes.
De todo el conjunto de parches, ya se han integrado 30 parches relacionados con el entorno del sistema y bibliotecas en AOSP. En los próximos meses, Alibaba Cloud tiene la intención de transferir parches adicionales a AOSP que proporcionen soporte para RISC-V en el núcleo, Android Runtime (ART) y el emulador.
Para acompañar el soporte de RISC-V en Android, se ha creado un grupo de trabajo especial Android SIG dentro de RISC-V International, al que pueden unirse otras empresas interesadas en hacer funcionar la pila de software de Android en procesadores RISC-V. La promoción del soporte de RISC-V en el núcleo de Android se lleva a cabo en colaboración con Google y los representantes de la comunidad.
Los cambios propuestos para Android han sido preparados en el marco de una iniciativa para expandir las áreas de aplicación de dispositivos basados en la arquitectura RISC-V. El año pasado, Alibaba presentó sus desarrollos relacionados con los procesadores RISC-V XuanTie y comenzó a promover activamente RISC-V no solo para dispositivos IoT y sistemas de servidores, sino también para dispositivos de consumo y varios chips especializados que abarcan diversas áreas de aplicación, desde sistemas multimedia hasta procesamiento de señales y aceleradores para el aprendizaje automático.
RISC-V ofrece un sistema de instrucciones de máquina abierto y flexible, permitiendo la creación de microprocesadores para diversas aplicaciones sin necesidad de regalías ni condiciones de uso. RISC-V permite crear SoC y procesadores completamente abiertos. Actualmente, sobre la base de la especificación RISC-V, varias empresas y comunidades están desarrollando decenas de variantes de núcleos de microprocesadores bajo diversas licencias libres (BSD, MIT, Apache 2.0), alrededor de un centenar de SoC y chips ya en producción. El soporte para RISC-V está presente desde las versiones Glibc 2.27, binutils 2.30, gcc 7 y el núcleo de Linux 4.15.
Fuente: opennet.ru
