Se ha publicado la versión del proyecto CoreBoot 25.12, que desarrolla una alternativa libre a los firmware y BIOS propietarios. El código del proyecto se distribuye bajo la licencia GPLv2. La nueva versión incluye 680 cambios, realizados con la participación de 110 desarrolladores.
Principales cambios:
- Se ha implementado el soporte para placas base:
- ASRock Z77 Extreme4
- ASUS PRIME H610I-PLUS D4
- Lenovo ThinkPad: T470s, T580
- Siemens MC EHL: MC EHL6
- Star Labs Starfighter: Arrow Lake (285H)
- Topton ADL: TWL (X2E_N150)
- 6 placas utilizadas en varios dispositivos con Chrome OS o en como en entornos de nube públicos o privados. Google.
- Se ha añadido soporte preliminar para SoC AMD Turin.
- En el controlador SMMSTORE, el tamaño de almacenamiento predeterminado ha aumentado de 256KB a 512KB, lo que permite asignar más espacio para variables UEFI y datos almacenados en áreas de memoria permanente protegidas a través de SMM. Muchas plataformas Coreboot han adoptado el uso de almacenamiento SMM de 512KB. El controlador SMMSTORE utiliza el modo SMM (System Management Mode) para leer, escribir y borrar áreas en la memoria flash, pudiendo aplicarse en sistemas operativos o componentes de firmware para la gestión del almacenamiento persistente de configuraciones.
- Se ha añadido soporte para el marco de configuración CFR (Coreboot Forms Representation), que proporciona una API unificada para ajustar configuraciones de firmware, como la activación de iGPU, selección de panel táctil/ pantalla táctil, gestión de ventiladores y otras capacidades de hardware. El mecanismo CFR se ha implementado para más de 40 placas base de Google y permite modificar el comportamiento del firmware sin recompilación ni recarga. El marco se integra con el almacenamiento de variables UEFI y otros backend para memoria persistente.
- Se ha ampliado significativamente el soporte para SoC Qualcomm X1P42100 y se han mejorado las capacidades de depuración para esta plataforma. Se ha añadido la posibilidad de cargar imágenes de ramdump y aplicar APDP (Application Processor Debug Policy) durante la depuración. Se ha mejorado el funcionamiento del subsistema de pantalla MDSS (Mobile Display Subsystem), se ha añadido soporte para la API Lucidole PLL y se ha asegurado la correcta reserva de DRAM.
- En las plataformas Intel, se ha mejorado el soporte para cámaras con interfaz MIPI (Mobile Industry Processor Interface), utilizadas en muchos de los nuevos modelos de laptops en lugar de la transmisión de video a través del bus USB desde dispositivos que soportan el estándar UVC (USB Video Class). MIPI proporciona acceso al sensor de la cámara utilizando un receptor CSI (Camera Serial Interface) y un procesador de imagen (ISP, Image Signal Processor) integrado en la CPU, que se encarga de la formación de imágenes a partir de datos en bruto (raw) provenientes del sensor. En la nueva versión, se ha ampliado el soporte para SSDB (Sensor Static Data Block) y se ha garantizado la generación de información PLD (Physical Location Descriptor) para los sensores de la cámara.
- En la implementación de la plataforma AMD Glinda, se ha añadido soporte para SoC Faegan, controladores Ethernet de 10 gigabits y el uso de configuraciones USB4 FSP UPD (Firmware Support Package User Product Data) desde DeviceTree. Se han ampliado las capacidades disponibles a través de ACPI.
- Para las plataformas Intel Panther Lake, se ha implementado el soporte para la detección y configuración de módulos de memoria LPCAMM (Low Power Compression Attached Memory Module).
- Se ha revisado el soporte del subsistema de visualización para SoC MediaTek.
- Para acelerar el arranque, se ha simplificado el cálculo de MTRR (Memory Type Range Registers) para los chips AMD.
- Se ha mejorado la inicialización de la tabla ACPI FACS (Firmware ACPI Control Structure).
- Se han mejorado las capacidades de control de brillo en sistemas con Intel GMA.
- Se ha añadido una API a Libpayload para determinar el tamaño de la memoria física y se ha implementado el soporte para el algoritmo de compresión LZ4.
- Se ha mejorado el controlador para los controladores de pantallas táctiles en las plataformas Intel.
- Se ha añadido soporte para USB Type-C en los chips Qualcomm.
- Se han añadido controladores SoundWire para los códecs Cirrus Logic CS35L56 y CS42L43.
- Se ha ampliado el soporte de ACPI en sistemas RISC-V.
- Se han actualizado las versiones de binutils 2.45 y ACPICA 20250807. Se ha excluido la herramienta nds32le-elf de las compilaciones predeterminadas.
Fuente: opennet.ru
