A medida que se acerca el límite en la producción de chips, consecuencia de la imposibilidad de seguir reduciendo la escala de los procesos tecnológicos, la empaquetadura multicristal se convierte en un tema central. El rendimiento de los procesadores del futuro se medirá por la complejidad, o mejor dicho, la integralidad de las soluciones. Cuantas más funciones se asignen a un pequeño chip de procesador, más poderosa y eficiente será toda la plataforma. El propio procesador será una plataforma compuesta por múltiples cristales heterogéneos, conectados por un bus de alta velocidad, que será igual de rápido (en velocidad y consumo) que si se tratara de un único cristal monolítico. En otras palabras, el procesador actuará como placa base y también como un conjunto de tarjetas de expansión, incluyendo memoria, periféricos y más.
La compañía Intel ya ha demostrado la implementación de dos tecnologías exclusivas para la empaquetadura espacial de cristales heterogéneos en un solo cuerpo. Estas tecnologías son EMIB y . La primera consiste en puentes de interfaz integrados en el sustrato de montaje para la disposición horizontal de los cristales, y la segunda es una disposición tridimensional o apilada de los cristales, incluyendo canales verticales de metalización a través de la técnica TSVs. A través de la tecnología EMIB, la empresa lanza los FPGA de la generación Stratix X y los procesadores híbridos Kaby Lake G, mientras que la tecnología Foveros se implementará en productos comerciales en la segunda mitad del año. Por ejemplo, se utilizará para producir procesadores para portátiles Lakefield.
Sin duda, Intel no se detendrá aquí y continuará desarrollando activamente tecnologías para una empaquetadura progresiva de cristales. Los competidores están haciendo lo mismo. Tanto como Samsung están desarrollando tecnologías para la disposición espacial de cristales (chiplets) y tienen la intención de acaparar las nuevas oportunidades para sí mismos.
Recientemente, en la conferencia SEMICON West, la compañía Intel nuevamente , que su tecnología para empaquetado multicristal se está desarrollando a buen ritmo. En el evento se presentaron tres tecnologías, cuya implementación se llevará a cabo en el corto plazo. Es importante mencionar que estas tres tecnologías no se convertirán en estándares industriales. Todos los desarrollos de Intel se reservan para sí mismos y se proporcionarán únicamente a clientes de fabricación bajo contrato.
La primera de las tres nuevas tecnologías para el empaquetado espacial de chiplets es Co-EMIB. Esta es una combinación de la tecnología de puentes de interfaz económicos EMIB con chiplets Foveros. Las estructuras apiladas multicristal Foveros se pueden conectar mediante enlaces horizontales EMIB en sistemas complejos sin deteriorar el ancho de banda ni reducir el rendimiento. En Intel afirman que la latencia y el ancho de banda de todas las interfaces multicapa no serán inferiores a las de un cristal monolítico. De hecho, debido a la densidad extrema de colocación de cristales heterogéneos, el rendimiento total y la eficiencia energética de la solución y de las interfaces serán incluso superiores a las de una solución monolítica.
Por primera vez, la tecnología Co-EMIB puede implementarse para la producción de procesadores híbridos Intel para la supercomputadora Aurora, que se espera sea entregada a finales de 2021 (proyecto conjunto de Intel y Cray). Se mostró un prototipo del procesador en SEMICON West en forma de una pila de 18 pequeños cristales en un gran cristal (Foveros), de los cuales un par se conectaba horizontalmente a través de la conexión EMIB.
La segunda de las tres nuevas tecnologías de empaquetado espacial de chips de Intel se llama Interconexión Omnidireccional (ODI). Esta tecnología no es más que el uso de interfaces EMIB y Foveros para la conexión eléctrica horizontal y vertical de cristales. La ODI se destacó como un punto separado porque la compañía implementó la alimentación de los chiplets en la pila mediante conexiones TSV verticales. Este enfoque permitirá distribuir la alimentación de manera eficiente. Además, la resistencia de los canales TSV de 70 μm para alimentación se reduce significativamente, lo que disminuirá el número de canales necesarios para suministrar energía y liberará área en el cristal para transistores (por ejemplo).
Finalmente, Intel ha presentado la interfaz de interconexión de chips MDIO como la tercera tecnología para empaquetado tridimensional. Se trata de un bus de interfaz avanzada (AIB) a nivel físico para intercambio de señales entre chips. En estrictos términos, es la segunda generación del bus AIB que Intel está desarrollando por encargo de DARPA. La primera generación del AIB fue presentada en 2017 con la capacidad de transmitir datos a 2 Gbps por contacto. El bus MDIO permitirá un intercambio a velocidades de 5.4 Gbps. Este enlace competirá con el bus TSMC LIPINCON. La velocidad de intercambio de LIPINCON es mayor: 8 Gbps, pero el MDIO de Intel presenta una densidad superior de Gbytes/s por milímetro: 200 frente a 67, por lo que Intel afirma que su desarrollo es comparable al de su competidor.
Fuente: 3dnews.ru
