La computadora digital del vehículo de lanzamiento (LVDC) desempeñó un papel clave en el programa lunar Apolo, impulsando el cohete Saturno 5. Como la mayoría de las computadoras de la época, almacenaba datos en pequeños núcleos magnéticos. En este artículo, Cloud4Y habla sobre el módulo de memoria LVDC del modelo de lujo Steve Jurvetson.
Este módulo de memoria se mejoró a mediados de la década de 1960. Fue construido utilizando componentes de montaje en superficie, módulos híbridos y conexiones flexibles, lo que lo convirtió en un orden de magnitud más pequeño y liviano que la memoria de computadora convencional de la época. Sin embargo, el módulo de memoria permitía almacenar solo 4096 palabras de 26 bits.
Módulo de memoria de núcleo magnético. Este módulo almacena 4K palabras de 26 bits de datos y 2 bits de paridad. Con cuatro módulos de memoria que dan una capacidad total de 16 palabras, pesa 384 kg y mide 2,3 cm × 14 cm × 14 cm.
El alunizaje comenzó el 25 de mayo de 1961, cuando el presidente Kennedy anunció que Estados Unidos pondría a un hombre en la luna antes del final de la década. Para ello se utilizó un cohete Saturno 5 de tres etapas, el cohete más potente jamás creado. Saturno 5 fue controlado y controlado por una computadora (aquí sobre él) la tercera etapa de un vehículo de lanzamiento, comenzando desde el despegue a la órbita de la Tierra, y luego en su camino a la Luna. (La nave espacial Apolo se estaba separando del cohete Saturno V en este punto y la misión LVDC se completó).
El LVDC está instalado en el marco base. Los conectores circulares son visibles en la parte frontal de la computadora. 8 conectores eléctricos usados y dos conectores para refrigeración líquida
El LVDC era solo una de varias computadoras a bordo del Apolo. El LVDC estaba conectado al sistema de control de vuelo, una computadora analógica de 45 kg. La computadora de guía Apollo (AGC) a bordo guió la nave espacial a la superficie lunar. El módulo de comando contenía un AGC mientras que el módulo lunar contenía un segundo AGC junto con el sistema de navegación Abort, una computadora de emergencia de repuesto.
Había varias computadoras a bordo del Apolo.
Dispositivos lógicos unitarios (ULD)
LVDC se creó utilizando una tecnología híbrida interesante llamada ULD, dispositivo de carga unitaria. Aunque parecían circuitos integrados, los módulos ULD contenían varios componentes. Usaron chips de silicio simples, cada uno con solo un transistor o dos diodos. Estas matrices, junto con las resistencias impresas de película gruesa impresa, se montaron en una oblea de cerámica para implementar circuitos como una puerta lógica. Estos módulos eran una variante de los módulos SLT () diseñado para las populares computadoras de la serie IBM S/360. IBM comenzó a desarrollar módulos SLT en 1961, antes de que los circuitos integrados fueran comercialmente viables, y en 1966, IBM producía más de 100 millones de módulos SLT al año.
Los módulos ULD eran significativamente más pequeños que los módulos SLT, como se ve en la foto a continuación, lo que los hacía más adecuados para una computadora espacial compacta. Los módulos ULD usaban almohadillas de cerámica en lugar de las clavijas metálicas del SLT y tenían contactos metálicos en la parte superior superficie en lugar de alfileres. Los clips en la placa sostuvieron el módulo ULD en su lugar y se conectaron a estos pines.
¿Por qué IBM usó módulos SLT en lugar de circuitos integrados? La razón principal fue que los circuitos integrados aún estaban en pañales, ya que se inventaron en 1959. En 1963, los módulos SLT tenían ventajas de costo y rendimiento sobre los circuitos integrados. Sin embargo, los módulos SLT a menudo se consideraban inferiores a los circuitos integrados. Una de las ventajas de los módulos SLT sobre los circuitos integrados era que las resistencias de los SLT eran mucho más precisas que las de los circuitos integrados. Durante la fabricación, las resistencias de película gruesa de los módulos SLT se arenaron cuidadosamente para eliminar la película resistiva hasta que alcanzaron la resistencia deseada. Los módulos SLT también eran más baratos que los circuitos integrados comparables en la década de 1960.
El LVDC y el equipo relacionado utilizaron más de 50 tipos diferentes de ULD.
Los módulos SLT (izquierda) son significativamente más grandes que los módulos ULD (derecha). El tamaño de ULD es de 7,6 mm × 8 mm
La foto a continuación muestra los componentes internos del módulo ULD. En el lado izquierdo de la placa de cerámica hay conductores conectados a cuatro diminutos cristales cuadrados de silicio. Parece una placa de circuito, pero tenga en cuenta que es mucho más pequeño que una uña. Los rectángulos negros de la derecha son resistencias de película gruesa impresas en la parte inferior de la placa.
ULD, vista superior e inferior. Los cristales de silicio y las resistencias son visibles. Mientras que los módulos SLT tenían resistencias en la superficie superior, los módulos ULD tenían resistencias en la parte inferior, lo que aumentaba la densidad y el costo.
La foto a continuación muestra una matriz de silicio del módulo ULD, que implementó dos diodos. Los tamaños son inusualmente pequeños, en comparación, hay cristales de azúcar cerca. El cristal tenía tres conexiones externas a través de bolas de cobre soldadas a tres círculos. Los dos círculos inferiores (los ánodos de los dos diodos) estaban dopados (áreas más oscuras), mientras que el círculo superior derecho era el cátodo conectado a la base.
Fotografía de un cristal de silicio de dos diodos junto a cristales de azúcar.
Cómo funciona la memoria de núcleo magnético
La memoria de núcleo magnético fue la principal forma de almacenamiento de datos en las computadoras desde la década de 1950 hasta que fue reemplazada por dispositivos de almacenamiento de estado sólido en la década de 1970. La memoria se creó a partir de pequeños anillos de ferrita llamados núcleos. Los anillos de ferrita se colocaron en una matriz rectangular y de dos a cuatro cables pasaron a través de cada anillo para leer y escribir información. Los anillos permitían almacenar un bit de información. El núcleo se magnetizó usando un pulso de corriente a través de los cables que pasaban por el anillo de ferrita. La dirección de magnetización de un núcleo podría cambiarse enviando un pulso en la dirección opuesta.
Para leer el valor del núcleo, un pulso de corriente puso el anillo en el estado 0. Si el núcleo había estado previamente en el estado 1, el campo magnético cambiante creaba un voltaje en uno de los cables que pasaban por los núcleos. Pero si el núcleo ya estuviera en el estado 0, el campo magnético no cambiaría y el cable sensor no aumentaría de voltaje. Entonces, el valor del bit en el núcleo se leyó restableciéndolo a cero y verificando el voltaje en el cable de lectura. Una característica importante de la memoria en los núcleos magnéticos era que el proceso de lectura de un anillo de ferrita destruía su valor, por lo que había que "reescribir" el núcleo.
Era un inconveniente usar un cable separado para cambiar la magnetización de cada núcleo, pero en la década de 1950 se desarrolló una memoria de ferrita que funcionaba según el principio de coincidencia de corrientes. El circuito de cuatro hilos (X, Y, detección, inhibición) se ha convertido en un lugar común. La tecnología explotó una propiedad especial de los núcleos llamada histéresis: una pequeña corriente no afecta la memoria de ferrita, pero una corriente por encima de un umbral magnetizaría el núcleo. Cuando se energizó con la mitad de la corriente requerida en una línea X y una línea Y, solo el núcleo en el que ambas líneas se cruzaron recibió suficiente corriente para remagnetizarse, mientras que los otros núcleos permanecieron intactos.
Así es como se veía la memoria del IBM 360 Model 50. El LVDC y el Model 50 usaban el mismo tipo de núcleo, conocido como 19-32 porque su diámetro interior era de 19 mils (0.4826 mm) y su diámetro exterior era de 32 mils (0,8 mm). Puede ver en esta foto que hay tres cables que atraviesan cada núcleo, pero LVDC usó cuatro cables.
La foto a continuación muestra una matriz de memoria LVDC rectangular. 8 Esta matriz tiene 128 cables X que se extienden verticalmente y 64 cables Y que se extienden horizontalmente, con un núcleo en cada intersección. Un solo cable de lectura atraviesa todos los núcleos paralelos a los cables Y. El cable de escritura y el cable de inhibición pasan por todos los núcleos paralelos a los cables X. Los alambres se cruzan en el medio de la matriz; esto reduce el ruido inducido porque el ruido de una mitad cancela el ruido de la otra mitad.
Una matriz de memoria de ferrita LVDC que contiene 8192 bits. La conexión con otras matrices se realiza a través de pines en el exterior.
La matriz anterior tenía 8192 elementos, cada uno almacenando un bit. Para guardar una palabra de memoria, se sumaron varias matrices básicas, una para cada bit de la palabra. Los cables X e Y serpenteaban a través de todas las matrices principales. Cada matriz tenía una línea de lectura separada y una línea de inhibición de escritura separada. La memoria LVDC usó una pila de 14 matrices base (abajo) que almacenan una "sílaba" de 13 bits junto con un bit de paridad.
La pila LVDC consta de 14 matrices principales
Escribir en la memoria del núcleo magnético requería cables adicionales, las llamadas líneas de inhibición. Cada matriz tenía una línea de inhibición que atravesaba todos los núcleos de la misma. Durante el proceso de escritura, la corriente pasa a través de las líneas X e Y, remagnetizando los anillos seleccionados (uno por plano) al estado 1, manteniendo todos los 1 en la palabra. Para escribir un 0 en la posición del bit, la línea se energizó con la mitad de la corriente opuesta a la línea X. Como resultado, los núcleos permanecieron en 0. Por lo tanto, la línea de inhibición no permitió que el núcleo cambiara a 1. Cualquiera que se desee La palabra podría escribirse en la memoria activando las líneas de inhibición correspondientes.
Módulo de memoria LVDC
¿Cómo se construye físicamente un módulo de memoria LVDC? En el centro del módulo de memoria hay una pila de 14 matrices de memoria ferromagnética que se muestra anteriormente. Está rodeado por varias placas con circuitos para controlar los cables X e Y y las líneas de inhibición, líneas de lectura de bits, detección de errores y generación de las señales de reloj necesarias.
En general, la mayor parte de los circuitos relacionados con la memoria se encuentran en la lógica de la computadora LVDC, no en el módulo de memoria en sí. En particular, la lógica de la computadora contiene registros para almacenar direcciones y palabras de datos y convertir entre serie y paralelo. También contiene circuitos para leer desde las líneas de bits de lectura, verificación de errores y sincronización.
Módulo de memoria que muestra los componentes clave. MIB (placa de interconexión multicapa) es una placa de circuito impreso de 12 capas
Placa de controlador de memoria Y
Se selecciona una palabra en la memoria central pasando las respectivas líneas X e Y a través de la pila de la placa principal. Comencemos describiendo el circuito controlador Y y cómo genera una señal a través de una de las 64 líneas Y. En lugar de 64 circuitos controladores independientes, el módulo reduce el número de circuitos utilizando 8 controladores "altos" y 8 controladores "bajos". Están cableados en una configuración de "matriz", por lo que cada combinación de controladores altos y bajos selecciona diferentes filas. Por lo tanto, 8 controladores "altos" y 8 "bajos" seleccionan una de las 64 (8 × 8) líneas Y.
La placa controladora Y (frontal) impulsa las líneas de selección Y en la pila de placas
En la foto a continuación, puede ver algunos de los módulos ULD (blanco) y el par de transistores (dorado) que controlan las líneas de selección Y. El módulo "EI" es el corazón del controlador: suministra un pulso de voltaje constante (E ) o pasa un pulso de corriente constante (I) a través de la línea de selección. La línea de selección se controla activando el módulo EI en modo voltaje en un extremo de la línea y el módulo EI en modo corriente en el otro extremo. El resultado es un pulso con el voltaje y la corriente correctos, suficientes para remagnetizar el núcleo. Se necesita mucho impulso para darle la vuelta; el pulso de voltaje se fija en 17 voltios y la corriente varía de 180 mA a 260 mA dependiendo de la temperatura.
Fotografía macro de la placa del controlador Y que muestra seis módulos ULD y seis pares de transistores. Cada módulo ULD está etiquetado con un número de pieza de IBM, un tipo de módulo (por ejemplo, "EI") y un código cuyo significado se desconoce
La placa también está equipada con módulos de monitoreo de errores (ED) que detectan cuando se activa al mismo tiempo más de una línea de selección Y. El módulo ED utiliza una solución semianalógica simple: suma los voltajes de entrada usando una red de resistencias. Si el voltaje resultante está por encima del umbral, se activa la tecla.
Debajo de la placa del controlador hay una matriz de diodos que contiene 256 diodos y 64 resistencias. Esta matriz convierte los 8 pares de señales superiores y los 8 inferiores de la placa del controlador en 64 conexiones de línea Y que se ejecutan a través de la pila principal de placas. Los cables flexibles en la parte superior e inferior de la placa conectan la placa a la matriz de diodos. Dos cables flexibles a la izquierda (no visibles en la foto) y dos barras colectoras a la derecha (una visible) conectan la matriz de diodos a la matriz de núcleos. El cable flexible visible a la izquierda conecta la placa Y al resto de la computadora a través de la placa de E/S, mientras que el pequeño cable flexible en la parte inferior derecha se conecta a la placa del generador de reloj.
Placa de controlador de memoria X
El diseño para conducir las líneas X es el mismo que el esquema Y, excepto que hay 128 líneas X y 64 líneas Y. Debido a que hay el doble de cables X, el módulo tiene una segunda placa controladora X debajo. Aunque las placas X e Y tienen los mismos componentes, el cableado es diferente.
Este tablero y el que está debajo controlan X filas seleccionadas en una pila de tableros principales
La foto de abajo muestra que algunos componentes fueron dañados en el tablero. Uno de los transistores está desplazado, el módulo ULD está partido por la mitad y el otro está partido. El cableado es visible en el módulo roto, junto con uno de los diminutos cristales de silicio (derecha). En esta foto, también puede ver las huellas de pistas conductoras verticales y horizontales en una placa de circuito impreso de 12 capas.
Primer plano de la sección dañada del tablero
Debajo de las placas de controlador X hay una matriz de diodos X que contiene 288 diodos y 128 resistencias. La matriz de diodos X utiliza una topología diferente a la placa de diodos Y para evitar duplicar la cantidad de componentes. Al igual que la placa de diodo Y, esta placa contiene componentes montados verticalmente entre dos placas de circuito impreso. Este método se llama "cordwood" y permite que los componentes se empaqueten de forma compacta.
Una foto macro de una matriz de diodos X que muestra diodos cordwood montados verticalmente entre 2 placas de circuito impreso. Las dos placas de controlador X se encuentran sobre la placa de diodos, separadas de ellas por espuma de poliuretano. Tenga en cuenta que las placas de circuito impreso están muy cerca unas de otras.
Amplificadores de memoria
La foto de abajo muestra la placa del amplificador de lectura. Tiene 7 canales para leer 7 bits de la pila de memoria; la placa idéntica a continuación maneja 7 bits más para un total de 14 bits. El propósito del amplificador de detección es detectar la pequeña señal (20 milivoltios) generada por el núcleo remagnetizable y convertirla en una salida de 1 bit. Cada canal consta de un amplificador diferencial y un búfer, seguidos de un transformador diferencial y una abrazadera de salida. A la izquierda, un cable flexible de 28 hilos se conecta a la pila de memoria y lleva los dos extremos de cada cable sensor a un circuito amplificador, comenzando con el módulo MSA-1 (Memory Sense Amplifier). Los componentes individuales son resistencias (cilindros marrones), condensadores (rojo), transformadores (negro) y transistores (dorado). Los bits de datos salen de las placas del amplificador de sentido a través del cable flexible de la derecha.
Tarjeta amplificadora de lectura en la parte superior del módulo de memoria. Esta placa amplifica las señales de los cables sensores para crear bits de salida
Controlador de línea de inhibición de escritura
Los controladores de inhibición se utilizan para escribir en la memoria y se encuentran en la parte inferior del módulo principal. Hay 14 líneas de inhibición, una para cada matriz en la pila. Para escribir un bit 0, se activa el controlador de bloqueo correspondiente y la corriente a través de la línea de inhibición evita que el núcleo cambie a 1. Cada línea está controlada por un módulo ID-1 e ID-2 (controlador de línea de inhibición de escritura) y un par de transistores Las resistencias de precisión de 20,8 ohmios en la parte superior e inferior de la placa regulan la corriente de bloqueo. El cable flexible de 14 hilos de la derecha conecta los controladores a los 14 hilos de inhibición en la pila de placas base.
Placa de inhibición en la parte inferior del módulo de memoria. Esta placa genera 14 señales de inhibición utilizadas durante la grabación
Memoria del controlador de reloj
El controlador de reloj es un par de placas que generan señales de reloj para el módulo de memoria. Una vez que la computadora comienza una operación de memoria, el controlador de reloj del módulo genera de manera asíncrona las diversas señales de reloj utilizadas por el módulo de memoria. Los tableros de control del reloj están ubicados en la parte inferior del módulo, entre la pila y el tablero de inhibición, por lo que los tableros son difíciles de ver.
Los tableros del controlador del reloj están debajo de la pila de memoria principal pero encima del tablero de bloqueo
Los componentes de la placa azul en la foto de arriba son potenciómetros de varias vueltas, presumiblemente para el ajuste de tiempo o voltaje. Las resistencias y los condensadores también son visibles en los tableros. El diagrama muestra varios módulos MCD (Memory Clock Driver), pero no hay módulos visibles en las placas. Es difícil saber si esto se debe a una visibilidad limitada, un cambio de circuito o la presencia de otra placa con estos módulos.
Panel de E/S de memoria
La última placa del módulo de memoria es la placa de E/S, que distribuye señales entre las placas del módulo de memoria y el resto de la computadora LVDC. El conector verde de 98 pines en la parte inferior se conecta al chasis de la memoria LVDC y proporciona señales y energía desde la computadora. La mayoría de los conectores de plástico están rotos, por lo que los contactos son visibles. El tablero de distribución se conecta a este conector mediante dos cables flexibles de 49 pines en la parte inferior (solo se ve el cable frontal). Otros cables flexibles distribuyen señales a la placa del controlador X (izquierda), la placa del controlador Y (derecha), la placa del amplificador de detección (arriba) y la placa de inhibición (abajo). 20 condensadores en la placa filtran la energía suministrada al módulo de memoria.
La placa de E/S entre el módulo de memoria y el resto de la computadora. El conector verde en la parte inferior se conecta a la computadora y estas señales se enrutan a través de cables planos a otras partes del módulo de memoria.
conclusión
El módulo de memoria LVDC principal proporcionaba un almacenamiento compacto y fiable. Se pueden colocar hasta 8 módulos de memoria en la mitad inferior de la computadora. Esto permitió que la computadora almacenara 32 Palabras de 26 bits o 16 kilopalabras en modo "dúplex" redundante de alta fiabilidad.
Una característica interesante de LVDC era que los módulos de memoria podían duplicarse para mayor confiabilidad. En el modo "dúplex", cada palabra se almacenaba en dos módulos de memoria. Si ocurriera un error en un módulo, la palabra correcta podría obtenerse de otro módulo. Si bien esto proporcionó confiabilidad, redujo la huella de memoria a la mitad. Alternativamente, los módulos de memoria se pueden usar en modo "simple", con cada palabra almacenada una vez.
LVDC acomodó hasta ocho módulos de memoria de CPU
El módulo de memoria de núcleo magnético proporciona una representación visual del momento en que el almacenamiento de 8 KB requería un módulo de 5 libras (2,3 kg). Sin embargo, este recuerdo fue muy perfecto para su época. Dichos dispositivos cayeron en desuso en la década de 1970 con la llegada de las DRAM de semiconductores.
El contenido de la RAM se conserva cuando se apaga la alimentación, por lo que es probable que el módulo aún almacene el software de la última vez que se usó la computadora. Sí, sí, allí puedes encontrar algo interesante incluso décadas después. Sería interesante intentar recuperar estos datos, pero el circuito dañado crea un problema, por lo que probablemente no se podrá recuperar el contenido del módulo de memoria hasta dentro de una década.
¿Qué más puedes leer en el blog?
→
→
→
→
→
Suscríbase a nuestro -canal, para no perderse el próximo artículo! Escribimos no más de dos veces por semana y solo por negocios. También le recordamos que Cloud4Y puede brindar acceso remoto seguro y confiable a las aplicaciones comerciales y la información necesaria para la continuidad del negocio. El trabajo remoto es una barrera adicional para la propagación del coronavirus. Los detalles son de nuestros gerentes.
Fuente: habr.com