La computadora que operaba en el cohete lanzador (Launch Vehicle Digital Computer, LVDC) jugó un papel clave en el programa lunar 'Apolo', controlando el cohete Saturno 5. Al igual que la mayoría de las computadoras de la época, almacenaba datos en pequeños núcleos magnéticos. En este artículo, Cloud4Y relata sobre el módulo de memoria LVDC de la lujosa de Steve Jurvetson.
Este módulo de memoria fue mejorado a mediados de la década de 1960. Para su creación se utilizaron componentes de montaje superficial, módulos híbridos y conexiones flexibles, lo que lo hizo considerablemente más pequeño y liviano que la memoria de las computadoras de esa época. Sin embargo, el módulo de memoria solo podía almacenar 4096 palabras de 26 bits.
Módulo de memoria de núcleos magnéticos. Este módulo almacena 4K palabras de 26 bits de datos y 2 bits de paridad. Con cuatro módulos de memoria, que brindan una capacidad total de 16,384 palabras, pesa 2.3 kg y tiene dimensiones de 14 cm × 14 cm × 16 cm.
El vuelo hacia la Luna comenzó el 25 de mayo de 1961, cuando el presidente Kennedy declaró que América habría de aterrizar a un hombre en la Luna antes de que finalizara la década. Para esto se utilizó el cohete Saturno 5, el cohete más potente jamás creado. Saturno 5 fue gestionado y controlado por una computadora (aquí sobre ello) de la tercera etapa del cohete lanzador, comenzando desde el despegue en la órbita terrestre y luego durante el viaje hacia la Luna. (La nave 'Apolo' se separó de la cohete 'Saturno 5' en este momento, y la tarea del LVDC fue cumplida).
El LVDC está montado en un marco de soporte. Los conectores redondos son visibles en la parte frontal de la computadora. Se utilizaron 8 conectores eléctricos y dos conectores para refrigeración líquida.
El LVDC era solo una de varias computadoras a bordo del 'Apolo'. El LVDC estaba conectado al sistema de control de vuelo, una computadora analógica de 45 kg. La computadora de navegación a bordo del 'Apolo' (Apollo Guidance Computer, AGC) guiaba la nave espacial hacia la superficie lunar. El módulo de comando contenía un AGC, mientras que el módulo lunar contenía un segundo AGC junto con el sistema de navegación de Abort, que era una computadora de respaldo en caso de emergencia.
Había varias computadoras a bordo del Apolo
Dispositivos Unit Logic (ULD)
LVDC se creó utilizando una interesante tecnología híbrida llamada ULD, dispositivo de carga unitaria. Aunque parecían circuitos integrados, los módulos ULD contenían varios componentes. Utilizaban cristales de silicio simples, cada uno de los cuales tenía solo un transistor o dos diodos. Estas matrices, junto con resistencias impresas en película gruesa, estaban instaladas en una placa de cerámica para implementar circuitos como puertas lógicas. Estos módulos eran una variante de los módulos SLT (), desarrollados para las computadoras de la popular serie S/360 de IBM. IBM comenzó a desarrollar los módulos SLT en 1961, antes de que los circuitos integrados se volvieran comercialmente viables, y para 1966, IBM producían más de 100 millones de módulos SLT al año.
Los módulos ULD eran significativamente más pequeños que los módulos SLT, como se puede ver en la foto a continuación, lo que los hacía más adecuados para computadoras espaciales compactas. Los módulos ULD utilizaban placas de cerámica en lugar de pinchos metálicos en SLT, y tenían contactos metálicos en la superficie superior en lugar de pines. Los sujetadores en la placa mantenían el módulo ULD en su lugar y se conectaban a estos contactos.
¿Por qué utilizaba IBM módulos SLT en lugar de circuitos integrados? La razón principal era que los circuitos integrados estaban aún en una fase temprana, fueron inventados en 1959. En 1963, los módulos SLT tenían ventajas en términos de costo y rendimiento en comparación con los circuitos integrados. Sin embargo, los módulos SLT a menudo eran considerados como obsoletos en comparación con los circuitos integrados. Una de las ventajas de los módulos SLT sobre los circuitos integrados era que las resistencias en SLT eran mucho más precisas que en los circuitos integrados. Durante la fabricación, las resistencias de película gruesa en los módulos SLT eran sometidas a un cuidadoso procesamiento con chorro de arena para eliminar la película resistiva hasta alcanzar la resistencia deseada. Los módulos SLT también eran más baratos que circuitos integrados comparables en la década de 1960.
LVDC y el equipo relacionado utilizaban más de 50 tipos diferentes de ULD.
Los módulos SLT (izquierda) son significativamente más grandes que los módulos ULD (derecha). El tamaño del ULD es de 7,6 mm × 8 mm.
En la foto de abajo se muestran los componentes internos del módulo ULD. A la izquierda, en la placa de cerámica, se pueden ver conductores conectados a cuatro pequeños cristales de silicio. Se asemeja a una placa de circuito, pero tenga en cuenta que es mucho más pequeña que una uña. Los rectángulos negros a la derecha son resistencias de película gruesa impresas en la parte inferior de la placa.
ULD, vista desde arriba y desde abajo. Se pueden ver los cristales de silicio y las resistencias. Mientras que los módulos SLT tenían resistencias en la superficie superior, los módulos ULD las tenían en la parte inferior, lo que aumentaba la densidad, así como el costo.
En la fotografía de abajo se puede ver un cristal de silicio del módulo ULD, que incorporaba dos diodos. Las dimensiones son excepcionalmente pequeñas, comparadas con cristales de azúcar que están al lado. El cristal tenía tres conexiones externas a través de bolitas de cobre soldadas a tres círculos. Los dos círculos inferiores (ánodos de los dos diodos) estaban aleados (áreas más oscuras), mientras que el círculo superior derecho era el cátodo, conectado a la base.
Fotografía de un cristal de silicio de dos diodos al lado de cristales de azúcar.
Cómo funciona la memoria en núcleos magnéticos.
La memoria en núcleos magnéticos fue la forma principal de almacenamiento de datos en computadoras desde la década de 1950, hasta que en la década de 1970 fue reemplazada por dispositivos de almacenamiento semiconductores. La memoria estaba hecha de pequeños anillos de ferrita, llamados núcleos. Los anillos de ferrita se organizaban en una matriz rectangular y a través de cada anillo pasaban de dos a cuatro hilos para leer y escribir información. Los anillos permitían almacenar un bit de información. Un núcleo se magnetizaba mediante un pulso de corriente a través de los hilos que pasaban por el anillo de ferrita. La dirección de la magnetización de un núcleo se podía cambiar enviando un pulso en la dirección opuesta.
Para leer el valor del núcleo, se traducía el impulso de corriente al estado 0. Si anteriormente el núcleo estaba en el estado 1, el campo magnético cambiante creaba un voltaje en uno de los conductores que atravesaban los núcleos. Pero si el núcleo ya estaba en el estado 0, el campo magnético no habría cambiado y no habría habido un aumento de voltaje en el conductor de lectura. De este modo, el valor del bit en el núcleo se leía restableciéndolo a cero y verificando el voltaje en el conductor de lectura. Una característica importante de la memoria en núcleos magnéticos era que el proceso de lectura del anillo de ferrita destruía su valor, por lo que el núcleo necesitaba ser 'reescrito'.
Usar un conductor separado para cambiar la magnetización de cada núcleo era inconveniente, pero en los años 50 se desarrolló la memoria de ferrita, que funcionaba según el principio de coincidencia de corrientes. El esquema de cuatro conductores —X, Y, lectura, prohibición— se convirtió en el estándar. La tecnología usaba una propiedad especial de los núcleos, llamada histéresis: una corriente pequeña no afectaba a la memoria de ferrita, pero una corriente por encima del umbral magnetizaba el núcleo. Al alimentar con la mitad de la corriente necesaria en una línea X y una línea Y, solo el núcleo donde se cruzaban ambas líneas recibía suficiente corriente para ser re-magnetizado, mientras que otros núcleos permanecían intactos.
Así lucía la memoria IBM 360 Model 50. LVDC y el modelo 50 utilizaban núcleos de un tipo, conocidos como 19-32, porque su diámetro interno era de 19 mil (0.4826 mm) y su diámetro externo era de 32 mil (0,8 mm). En esta fotografía se puede ver que por cada núcleo pasan tres conductores, pero LVDC utilizó cuatro conductores.
En la foto de abajo se muestra una matriz rectangular de memoria LVDC. Esta matriz tiene 128 conductores X que van verticalmente y 64 conductores Y que van horizontalmente, con un núcleo en cada intersección. El único conductor de lectura atraviesa todos los hilos en paralelo con los conductores en Y. El conductor de escritura y el conductor de prohibición pasan por todos los hilos en paralelo con los conductores en X. Los conductores se cruzan en el centro de la matriz; esto reduce el ruido inducido, porque el ruido de una mitad se neutraliza con el ruido de la otra mitad.
Una matriz de memoria ferrítica LVDC que contiene 8192 bits. La conexión con otras matrices se realiza a través de pines en el lado exterior.
La matriz anterior tenía 8192 elementos, cada uno de los cuales almacenaba un bit. Para almacenar una palabra de memoria, varias matrices básicas se apilaban juntas, una para cada bit de la palabra. Los cables X e Y pasaban de forma serpentosa a través de todas las matrices principales. Cada matriz tenía una línea separada para lectura y una línea separada de prohibición para escritura. La memoria LVDC utilizaba una pila de 14 matrices básicas (más abajo) que almacenaban una "sílaba" de 13 bits junto con un bit de paridad.
La pila LVDC consiste en 14 matrices principales.
Escribir en la memoria de núcleos magnéticos requería cables adicionales, llamados líneas de prohibición. Cada matriz tenía una línea de prohibición que atravesaba todos los núcleos de ella. Durante el proceso de escritura, la corriente pasaba a través de las líneas X e Y, magnetizando los anillos seleccionados (uno por plano) en estado 1, manteniendo todos los 1 en la palabra. Para escribir un 0 en la posición del bit, la línea se alimentaba con media corriente, opuesta a la línea X. Como resultado, los núcleos se mantenían en valor 0. Así, la línea de prohibición impedía que el núcleo se invirtiera a 1. Cualquier palabra deseada podría escribirse en la memoria activando las líneas de prohibición correspondientes.
Módulo de memoria LVDC.
¿Cómo se construye físicamente el módulo de memoria LVDC? En el centro del módulo de memoria se encuentra una pila de 14 matrices de memoria ferromagnética, mostradas anteriormente. Está rodeada de varias placas con circuitos para controlar los cables X e Y, las líneas de prohibición, las líneas de lectura de bits, detección de errores y generación de las señales de reloj necesarias.
En general, la mayor parte de los circuitos relacionados con la memoria se encuentran en la lógica computacional LVDC, no en el propio módulo de memoria. En particular, la lógica de la computadora contiene registros para almacenar direcciones y palabras de datos y realizar transformaciones entre secuencial y paralelo. También incluye un circuito de lectura desde las líneas de lectura de bits, verificación de errores y temporización.
Módulo de memoria indicando componentes clave. MIB (Placa de Interconexión Multicapa) es una placa de circuito impreso de 12 capas.
Placa del controlador de memoria Y.
La palabra en la memoria de los núcleos magnéticos se selecciona al pasar las líneas X e Y correspondientes a través del bloque principal de placas. Comencemos describiendo el esquema del controlador Y y cómo genera una señal a través de una de las 64 líneas Y. En lugar de tener 64 circuitos de controladores separados, el módulo reduce la cantidad de circuitos utilizando 8 controladores 'altos' y 8 controladores 'bajos'. Están conectados en una configuración 'matricial', por lo que cada combinación de controladores altos y bajos selecciona diferentes filas. Así, 8 controladores 'altos' y 8 'bajos' seleccionan una de las 64 (8 × 8) líneas Y.
La placa del controlador Y (frontal) gestiona las líneas de selección Y en el bloque de placas.
En la foto de abajo se pueden ver algunos módulos ULD (blancos) y un par de transistores (dorados) que controlan las líneas de selección Y. El módulo 'EI' es el corazón del controlador: impulsa un pulso de voltaje constante (E) o deja pasar un pulso de corriente continua (I) a través de la línea de selección. La línea de selección se gestiona activando el módulo EI en modo de voltaje en un extremo de la línea y el módulo EI en modo de corriente en el otro extremo. El resultado es un pulso con el voltaje y la corriente correctos, suficientes para magnetizar el núcleo. Se requiere un gran pulso para invertirlo; el pulso de voltaje se fija en 17 voltios y la corriente varía de 180 mA a 260 mA dependiendo de la temperatura.
Macrofotografía de la placa del controlador Y, mostrando seis módulos ULD y seis pares de transistores. Cada módulo ULD está etiquetado con el número de pieza de IBM, el tipo de módulo (por ejemplo, 'EI') y un código cuyo valor no está claro.
La placa también está equipada con módulos de seguimiento de errores (ED) que detectan cuando se activa más de una línea de selección Y simultáneamente. El módulo ED utiliza una solución semi-analógica simple: suma las tensiones de entrada utilizando una red de resistores. Si la tensión resultante supera el umbral, se activa un interruptor.
Debajo de la placa del controlador se encuentra una matriz de diodos que contiene 256 diodos y 64 resistencias. Esta matriz convierte 8 pares superiores y 8 pares inferiores de señales de la placa de controladores en conexiones con 64 líneas Y, que atraviesan la pila principal de placas. Los cables flexibles en la parte superior e inferior de la placa conectan la placa a la matriz de diodos. Dos cables flexibles a la izquierda (no visibles en la foto) y dos buses a la derecha (uno visible) conectan la matriz de diodos con el conjunto de núcleos. El cable flexible visible a la izquierda conecta la placa Y con el resto de la computadora a través de la placa de entrada/salida, y un pequeño cable flexible en la esquina inferior derecha se conecta a la placa del generador de reloj.
Placa del controlador de memoria X
El esquema para controlar las líneas X es similar al esquema Y, exceptuando que hay 128 líneas X y 64 líneas Y. Dado que hay el doble de conductores X, el módulo tiene una segunda placa de controladores X debajo de ella. Aunque las placas X e Y tienen los mismos componentes, el cableado es diferente.
Esta placa y la similar debajo de ella controlan las filas X seleccionadas en la pila de placas con núcleos.
En la foto de abajo se puede ver que algunos componentes de la placa están dañados. Uno de los transistores está desplazado, el módulo ULD está roto por la mitad y otro está quebrado. El cableado es visible en el módulo roto, donde también se puede ver uno de los diminutos cristalitos de silicio (a la derecha). En esta foto también se pueden observar las trazas de las pistas conductoras verticales y horizontales en la placa de circuito impreso de 12 capas.
Primer plano de la sección dañada de la placa
Debajo de las placas de controladores X se encuentra una matriz de diodos X que contiene 288 diodos y 128 resistencias. La matriz de diodos X utiliza una topología diferente a la de la placa de diodos Y para evitar duplicar la cantidad de componentes. Al igual que la placa de diodos Y, esta placa contiene componentes montados verticalmente entre dos placas de circuito impreso. Este método se llama "cordwood" y permite empaquetar los componentes de manera compacta.
La macrofoto de la matriz de diodos X muestra diodos instalados verticalmente según el método cordwood entre 2 placas de circuito impreso. Dos placas de controladores X se encuentran sobre la placa de diodos, separadas de ellas por espuma de poliuretano. Observe que las placas de circuito están muy cerca unas de otras.
Amplificadores de memoria
La foto de abajo muestra la placa del amplificador de lectura. Tiene 7 canales para leer 7 bits de la pila de memoria; la placa idéntica a continuación procesa otros 7 bits, totalizando 14 bits. La tarea del amplificador de lectura es detectar una señal débil (20 milivoltios) generada por un núcleo magnetizable y convertirla en una salida de 1 bit. Cada canal consiste en un amplificador diferencial y un búfer, seguido de un transformador diferencial y un fijador de salida. A la izquierda, un cable flexible de 28 hilos se conecta a la pila de memoria, llevando los dos extremos de cada hilo de lectura al circuito del amplificador, comenzando con el módulo MSA-1 (amplificador de lectura de memoria). Los componentes individuales son resistencias (cilindros marrones), capacitores (rojos), transformadores (necesitados) y transistores (dorados). Los bits de datos salen de las placas del amplificador de lectura a través de un cable flexible a la derecha.
La placa del amplificador de lectura en la parte superior del módulo de memoria. Esta placa refuerza las señales de los cables de sensores para crear bits de salida.
Controlador de línea de prohibición de escritura.
Los controladores de prohibición se utilizan para escribir en la memoria y se encuentran en la parte inferior del módulo principal. Hay 14 líneas de prohibición, una para cada matriz en la pila. Para escribir un 0 bit, el controlador correspondiente se activa, y la corriente a través de la línea de prohibición evita que el núcleo cambie a 1. Cada línea es conducida por los módulos ID-1 y ID-2 (controlador de línea de prohibición de escritura) y un par de transistores. Resistencias de alta precisión de 20,8 ohmios en la parte superior e inferior de la placa regulan la corriente de prohibición. Un cable flexible de 14 hilos a la derecha conecta los controladores con los 14 cables de prohibición en la pila de placas con núcleos.
La placa de prohibición en la parte inferior del módulo de memoria. Esta placa genera 14 señales de prohibición que se utilizan durante la escritura.
Memoria del controlador de reloj.
El controlador de reloj consiste en un par de placas que generan señales de sincronización para el módulo de memoria. Una vez que la computadora comienza la operación con la memoria, varias señales de sincronización utilizadas por el módulo de memoria son generadas de manera asíncrona por el controlador de reloj del módulo. Las placas del controlador de reloj están en la parte inferior del módulo, entre la pila y la placa de prohibición, por lo que las placas son difíciles de ver.
Las placas del controlador de frecuencia están por debajo de la pila principal de memoria, pero por encima de la placa de bloqueo.
Los componentes azules de la placa en la foto de arriba son potenciómetros de múltiples vueltas, presumiblemente para ajustar el tiempo o el voltaje. También se pueden ver resistencias y condensadores en las placas. El diagrama muestra varios módulos MCD (Controlador de Reloj de Memoria), pero no hay módulos visibles en las placas. Es difícil decir si esto se debe a la visibilidad limitada, cambios en el esquema o la presencia de otra placa con estos módulos.
Panel de entrada/salida de memoria.
La última placa del módulo de memoria es el panel de entrada/salida, que distribuye las señales entre las placas del módulo de memoria y el resto de la computadora LVDC. El conector verde de 98 pines en la parte inferior se conecta al chasis de memoria LVDC, proporcionando señales y energía desde la computadora. La mayor parte de los conectores de plástico están rotos, lo que expone los contactos. La placa distribuidora está conectada a este conector mediante dos cables flexibles de 49 pines en la parte inferior (solo se ve el cable frontal). Otros cables flexibles distribuyen las señales a la placa X-driver (izquierda), la placa Y-driver (derecha), la placa de amplificación de lectura (arriba) y la placa de prohibición (abajo). 20 condensadores en la placa filtran la energía suministrada al módulo de memoria.
Placa de entrada/salida entre el módulo de memoria y el resto de la computadora. El conector verde en la parte inferior se conecta a la computadora, y estas señales se envían a través de cables planos a otras partes del módulo de memoria.
Salida
El módulo de memoria LVDC proporcionaba un almacenamiento compacto y confiable. En la mitad inferior de la computadora se podían colocar hasta 8 módulos de memoria. Esto permitió que la computadora almacenara 32. 26 palabras de 26 bits o 16 kilowords en modo redundante de alta confiabilidad "duplex".
Una característica interesante del LVDC era que los módulos de memoria se podían mirrear para mayor confiabilidad. En modo "duplex", cada palabra se almacenaba en dos módulos de memoria. Si ocurría un error en un módulo, se podía recuperar la palabra correcta del otro módulo. Aunque esto garantizaba confiabilidad, reducía la capacidad de memoria a la mitad. Alternativamente, los módulos de memoria podían utilizarse en modo "simplex", donde cada palabra se almacenaba una vez.
LVDC podía albergar hasta ocho módulos de memoria del procesador central.
El módulo de memoria de núcleos magnéticos permite una representación visual del tiempo en que se necesitaba un módulo de 5 libras (2.3 kg) para almacenar 8 KB. Sin embargo, esta memoria era bastante avanzada para su época. Dispositivos similares dejaron de usarse en la década de 1970 con la llegada de la DRAM de semiconductores.
El contenido de la memoria RAM se conserva al desconectar la alimentación, por lo que es bastante probable que el módulo aún almacene software desde el último uso de la computadora. Sí, allí se puede encontrar algo interesante incluso después de décadas. Sería curioso intentar recuperar esos datos, pero un circuito dañado presenta un problema, por lo que probablemente no se pueda extraer el contenido del módulo de memoria durante décadas.
¿Qué más útil se puede leer en el blog?
→
→
→
→
→
Suscríbete a nuestro -canal, para no perderse el próximo artículo. Publicamos no más de dos veces por semana y solo lo necesario. También recordamos que Cloud4Y puede proporcionar acceso remoto seguro y confiable a aplicaciones comerciales e información necesaria para garantizar la continuidad del negocio. El trabajo remoto es una barrera adicional para la propagación del coronavirus. Para más detalles, consulten a nuestros gerentes.
Fuente: habr.com
