El 2 de junio, Eric Biggers (ingeniero de Google) presentó nuevas implementaciones de AES-XTS para un rendimiento mucho más alto de los procesadores Intel/AMD utilizando nuevos conjuntos de instrucciones AES-NI + AVX, VAES + AVX2, VAES + AVX10/256 y VAES + AVX10/512.
El código AES-NI GCM reemplaza al anterior, escrito por Intel, y corrige los problemas existentes que se habían identificado:
«Este conjunto de actualizaciones añade a VAES y AVX512/AVX10 la implementación de AES-GCM (modo Galois/Counter), lo que incrementa el rendimiento de AES-GCM hasta un 162%. Además, reemplaza el antiguo código AES-NI GCM de Intel por un nuevo código, que es un poco más rápido y soluciona una serie de problemas, incluido el enorme tamaño del archivo binario que supera los 250 KB. Consulte los detalles en las correcciones.»
El estado final del código ensamblador x86_64 AES-GCM es que obtenemos dos archivos de ensamblador: uno genera código AES-NI con AVX o sin él, y el otro genera código VAES con AVX512/AVX10 con vectores de 256 bits o 512 bits. No hay soporte para VAES único (sin AVX512/AVX10). Esto es un poco diferente de lo que hice con AES-XTS, donde un archivo genera código AVX y AVX512/AVX10, incluyendo código que utiliza solo VAES (sin AVX512/AVX10), mientras que el otro archivo genera solo código diferente de AVX. Sin embargo, por ahora, esto parece ser la elección correcta para cada algoritmo en particular, considerando que la limitación a 16 registros SIMD y vectores de 128 bits ha llevado a ciertas decisiones de diseño considerablemente diferentes en AES-GCM, pero no tanto en AES-XTS. Los procesadores que solo se suministran con VAES también parecen ser un fenómeno temporal, por lo que quizás no deberíamos esforzarnos demasiado por mantener esta combinación.»
Fuente: linux.org.ru
