Después de 11 meses de desarrollo, se ha publicado la versión del hipervisor libre Xen 4.18. En el desarrollo de esta nueva versión, participaron empresas como Amazon, Arm, Bitdefender, Citrix, EPAM Systems y AMD. La formación de actualizaciones para la rama Xen 4.18 continuará hasta el 16 de mayo de 2025, y la publicación de correcciones de vulnerabilidades hasta el 16 de noviembre de 2026.
Cambios clave en Xen 4.18:
- Se han añadido implementaciones iniciales de puertos para las arquitecturas RISC-V y Power (ppc64le). Se han desplegado entornos para probar los puertos RISC-V y Power en el sistema de integración continua GitLab CI.
- Al trabajar en sistemas ARM64, se han tenido en cuenta las características de la arquitectura ARM en el subsistema de memoria de Xen. Se ha añadido soporte experimental para instrucciones vectoriales SVE (Scalable Vector Extension). Se ha incluido un conjunto de herramientas de Arm Firmware Framework para la arquitectura ARM A-profile (perfil de aplicación ARM, FF-A). Se ha añadido la capacidad experimental de añadir y eliminar dinámicamente nodos en el árbol de dispositivos de Xen mediante archivos .dtbo.
- En sistemas con procesadores Intel, el parámetro MSR_ARCH_CAPS ahora es visible en sistemas invitados y puede configurarse a través del archivo de configuración de la máquina virtual. En los procesadores lanzados desde 2019, el parámetro MSR_ARCH_CAPS permite saber qué correcciones de hardware se han aplicado a las vulnerabilidades relacionadas con la ejecución especulativa de operaciones.
- Se ha añadido soporte para la extensión CPUID_USER_DIS (CPUID Faulting), que se incluyó en la cuarta generación de procesadores AMD EPYC para controlar la capacidad de ver los datos de CPUID desde un sistema invitado paravirtualizado.
- Se ha añadido soporte para extensiones que aparecieron en los procesadores Intel basados en la microarquitectura Sapphire Rapids:
- Para sistemas invitados en modo HVM y PVH, se ha añadido soporte para el mecanismo PKS (Protection Key Supervisor), que amplía las capacidades de protección de las páginas de memoria.
- Para evitar la detención total del sistema en caso de problemas con bloqueos microarquitectónicos, se ha implementado el mecanismo VM-Notify.
- Se ha añadido protección contra el bloqueo del bus debido al uso indebido de instrucciones atómicas en el sistema invitado (se ha activado el rate-limit).
- Se ha añadido soporte para instrucciones AVX512-FP16, que aparecieron en los procesadores Intel basados en la microarquitectura Granite Rapids.
- Se ha añadido un controlador cpufreq que utiliza el mecanismo HWP (Hardware P-States) para gestionar el consumo de energía y la frecuencia de los procesadores Intel.
- Se ha implementado soporte para la ejecución forzada de operaciones del sistema en modo DOITM (Modo de Temporización Independiente de Operandos de Datos), que garantiza un tiempo de ejecución constante para las instrucciones, independientemente de los datos que se procesen en estas instrucciones.
- Se ha continuado la implementación de los requisitos para el desarrollo de programas seguros y confiables en lenguaje C, formulados en las especificaciones MISRA-C para sistemas críticos. El número de directivas MISRA-C implementadas en Xen ha aumentado de 4 a 6, y el número de reglas de 24 a 65 (en total, hay 16 directivas y 143 reglas en la especificación).
- En la herramienta xl/libxl se ha agregado la posibilidad de modificar la configuración de SMBIOS para sistemas invitados en modo HVM.
- Se han añadido dos nuevas llamadas hipervisor para vincular el estado operativo y las áreas temporales de vCPU a direcciones físicas, en lugar de direcciones virtuales.
Fuente: opennet.ru
