Se ha divulgado información sobre un nuevo ataque a los procesadores Intel: AEPIC Leak (CVE-2022-21233), que conduce a la fuga de datos confidenciales de enclaves aislados Intel SGX (Software Guard eXtensions). El problema afecta a las CPU Intel de décima, undécima y duodécima generación (incluidas las nuevas series Ice Lake y Alder Lake) y es causado por una falla arquitectónica que permite el acceso a los datos no inicializados que quedan en los registros APIC (Controlador de interrupción programable avanzado) después del pasado. operaciones.
A diferencia de los ataques de clase Spectre, la fuga en AEPIC Leak se produce sin el uso de métodos de recuperación a través de canales de terceros: la información sobre datos confidenciales se transmite directamente obteniendo el contenido de los registros reflejados en la página de memoria MMIO (E/S asignada en memoria). . En general, el ataque permite determinar los datos transferidos entre las cachés del segundo y último nivel, incluido el contenido de los registros y los resultados de las operaciones de lectura de la memoria, que se procesaron previamente en el mismo núcleo de la CPU.
Ya que para realizar un ataque es necesario tener acceso a las páginas físicas de APIC MMIO, es decir. requiere privilegios de administrador, el método se limita a atacar enclaves SGX a los que el administrador no tiene acceso directo. Los investigadores han desarrollado herramientas que les permiten identificar claves AES-NI y RSA almacenadas en SGX, así como claves de certificación Intel SGX y parámetros del generador de números pseudoaleatorios en unos pocos segundos. El código del ataque fue publicado en GitHub.
Intel ha anunciado una solución en forma de actualización de microcódigo que implementará soporte para vaciado de búfer y agregará medidas adicionales para proteger los datos del enclave. También se ha preparado una nueva versión del SDK para Intel SGX con cambios para evitar fugas de datos. Se recomienda a los desarrolladores de sistemas operativos e hipervisores que utilicen el modo x2APIC en lugar del modo xAPIC heredado, en el que se utilizan registros MSR en lugar de MMIO para acceder a los registros APIC.
Fuente: opennet.ru