Google, en colaboración con las empresas fabricantes SkyWater Technology y Efabless, ha lanzado una iniciativa que permite a los desarrolladores de hardware abierto fabricar los chips que desarrollan de forma gratuita. La iniciativa tiene como objetivo estimular el desarrollo de hardware abierto, reducir los costos de desarrollo de proyectos abiertos y simplificar la interacción con las plantas de fabricación. Gracias a la iniciativa, cualquiera puede empezar a desarrollar sus propios chips personalizados sin temer los elevados costes que supone producir los prototipos iniciales. Todos los costos de producción, embalaje y envío están cubiertos por Google.
Las solicitudes de inclusión en el programa de producción gratuita se pueden enviar una vez cada dos meses. La ranura más cercana se cerrará el 8 de junio y los chips que lograron entrar estarán listos el 30 de agosto y enviados a los autores el 18 de octubre. De las solicitudes presentadas, se seleccionan 40 proyectos (si las solicitudes presentadas son menos de 40, se pondrán en producción todos aquellos que hayan pasado la verificación de corrección). Según los resultados de la producción, el desarrollador recibirá 50 chips y 5 placas con chips instalados.
Solo se aceptan solicitudes de proyectos distribuidos íntegramente bajo licencias abiertas, no sujetos a acuerdos de confidencialidad (NDA) y que no limiten el alcance de uso de sus productos. Los datos para producción deben transferirse en formato GDSII, pasar el conjunto de pruebas proporcionado y reproducirse a partir de los archivos de diseño fuente (es decir, enviar un proyecto de código abierto, pero no podrá enviar un diseño propietario para producción).
Para simplificar el desarrollo de chips abiertos, están disponibles las siguientes herramientas de código abierto:
- SkyWater PDK (Process Design Kit), un conjunto de herramientas que describe el proceso técnico de 130 nm (SKY130) utilizado en la planta SkyWater y permite preparar los archivos de diseño necesarios para la producción de microcircuitos.
- OpenLane es un conjunto de componentes para la conversión automatizada del diseño de circuitos RTL de chips de aplicaciones específicas (ASIC) al formato GDSII utilizado en las fábricas de chips.
- XLS (Accelerated HW Synthesis) es un conjunto de herramientas para sintetizar archivos de diseño con chip de hardware que corresponden a la descripción de alto nivel proporcionada de la funcionalidad requerida, diseñado al estilo del desarrollo de software.
- Un conjunto de reglas para el sistema de ensamblaje Bazel con soporte para herramientas abiertas (Yosys, Verilator, OpenROAD) para trabajar con lenguajes de descripción de hardware (Verilog, VHDL, Chisel, nMigen).
- OpenROAD es un marco para automatizar el proceso de desarrollo de microcircuitos de código abierto.
- Verible es un conjunto de herramientas para el desarrollo en el lenguaje Verilog, que incluye un analizador, un sistema de formato de estilo y linter.
Fuente: opennet.ru