El proyecto Libre-SOC, que está desarrollando un chip abierto con arquitectura híbrida al estilo CDC 6600, en el que, para reducir el tamaño y la complejidad del chip, las instrucciones de CPU, VPU y GPU no están separadas y se ofrecen en una sola ISA. , ha llegado a la etapa de transferir la primera muestra de prueba a producción. El proyecto se desarrolló originalmente bajo el nombre Libre RISC-V, pero pasó a llamarse Libre-SOC después de la decisión de reemplazar RISC-V con la arquitectura de conjunto de instrucciones (ISA) OpenPOWER 3.0.
El proyecto tiene como objetivo crear un sistema en un chip (SoC) completo, completamente abierto y libre de regalías que pueda usarse en computadoras de placa única, netbooks y varios dispositivos portátiles. Además de las instrucciones específicas de la CPU y los registros de propósito general, Libre-SOC proporciona capacidades para realizar operaciones vectoriales y cálculos especializados típicos de las VPU y GPU en un solo bloque funcional de procesador. El chip utiliza la arquitectura del conjunto de instrucciones OpenPOWER, la extensión Simple-V con instrucciones para vectorización y procesamiento paralelo de datos, así como instrucciones especializadas para conversión ARGB y operaciones 3D comunes.
Las instrucciones de la GPU se centran en el uso con la API de gráficos Vulkan y la VPU en acelerar la conversión YUV-RGB y la decodificación de MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3. , AC3, formatos Vorbis y Opus. Se está desarrollando un controlador gratuito para Mesa que utiliza las capacidades de Libre-SOC para proporcionar una implementación de software acelerada por hardware de la API de gráficos Vulkan. Por ejemplo, los sombreadores de Vulkan se pueden traducir utilizando un motor JIT para ejecutarlos mediante instrucciones especializadas disponibles en Libre-SOC.
En el próximo prototipo de prueba, planean implementar la extensión SVP64 (Vectorización de longitud variable), que permitirá utilizar Libre-SOC como procesador vectorial (además de 32 registros de uso general de 64 bits, se proporcionarán 128 registros). para cálculos vectoriales). El primer prototipo incluye sólo un núcleo que funciona a 300 MHz, pero dentro de dos años está previsto lanzar una versión de 4 núcleos, luego una versión de 8 núcleos y, a largo plazo, una versión de 64 núcleos.
TSMC producirá el primer lote del chip utilizando la tecnología de proceso de 180 nm. Todos los desarrollos del proyecto se distribuyen bajo licencias gratuitas, incluidos archivos en formato GDS-II con una descripción de la topología completa del chip, suficiente para iniciar su propia producción. Libre-SOC será el primer chip completamente independiente basado en la arquitectura Power no producido por IBM. En el desarrollo se utilizó el lenguaje de descripción de hardware nMigen (HDL basado en Python, sin utilizar VHDL ni Verilog), las bibliotecas celulares estándar FlexLib del proyecto Chips4Makers y el kit de herramientas gratuito Coriolis2 VLSI para convertir de HDL a GDS-II.
El desarrollo de Libre-SOC fue financiado por la Fundación NLnet, que asignó 400 mil euros para crear un chip completamente abierto como parte de un programa para crear soluciones técnicas fundamentales verificables y confiables. El chip tiene un tamaño de 5.5x5.9 mm e incluye 130 mil puertas lógicas. Consta de cuatro módulos SRAM de 4 KB y una unidad de bucle de bloqueo de fase (PLL) de 300 MHz.
Fuente: opennet.ru