Ante la inminente barrera en la producción de chips, que es la imposibilidad de seguir reduciendo los procesos técnicos, el envasado de cristales con varios chips pasa a primer plano. El rendimiento de los futuros procesadores se medirá por la complejidad, o mejor aún, por la complejidad de las soluciones. Cuantas más funciones se asignen a un pequeño chip procesador, más potente y eficiente será toda la plataforma. En este caso, el propio procesador será una plataforma de una masa de cristales heterogéneos conectados por un bus de alta velocidad, que no será peor (en términos de velocidad y consumo) que si fuera un solo cristal monolítico. En otras palabras, el procesador se convertirá tanto en una placa base como en un conjunto de tarjetas de expansión, incluyendo memoria, periféricos, etc.
Intel ya ha demostrado la implementación de dos tecnologías patentadas para el empaquetado espacial de cristales diferentes en un solo paquete. Estos son EMIB y . El primero son interfaces de puente integradas en el sustrato de "montaje" para la disposición horizontal de cristales, y el segundo es una disposición tridimensional o apilada de cristales que utiliza, entre otras cosas, canales de metalización verticales TSV. Utilizando la tecnología EMIB, la compañía produce FPGA de generación Stratix X y procesadores híbridos Kaby Lake G, y la tecnología Foveros se implementará en productos comerciales en la segunda mitad de este año. Por ejemplo, se utilizará para producir procesadores para portátiles Lakefield.
Por supuesto, Intel no se detendrá ahí y continuará desarrollando activamente tecnologías para el empaquetado de chips progresivos. Los competidores están haciendo lo mismo. Cómo , y Samsung están desarrollando tecnologías para la disposición espacial de cristales (chiplets) y tienen la intención de seguir aprovechándose de nuevas oportunidades.
Recientemente, en la conferencia SEMICON West, Intel nuevamente que sus tecnologías para el empaquetado multichip se están desarrollando a buen ritmo. En el evento se presentaron tres tecnologías, cuya implementación se llevará a cabo en un futuro próximo. Hay que decir que las tres tecnologías no se convertirán en estándares de la industria. Intel se queda con todos los desarrollos y solo los proporcionará a los clientes para la fabricación por contrato.
La primera de tres nuevas tecnologías para el empaquetado espacial de chiplets es Co-EMIB. Se trata de una combinación de tecnología de interfaz de puente EMIB de bajo coste con chiplets Foveros. Los diseños de pilas de chips múltiples de Foveros se pueden interconectar con enlaces EMIB horizontales en sistemas complejos sin sacrificar el rendimiento ni el rendimiento. Intel afirma que la latencia y el rendimiento de todas las interfaces multicapa no serán peores que en un chip monolítico. De hecho, debido a la extrema densidad de los cristales heterogéneos, el rendimiento general y la eficiencia energética de la solución y las interfaces serán incluso mayores que en el caso de una solución monolítica.
Por primera vez, la tecnología Co-EMIB podría utilizarse para producir procesadores híbridos Intel para la supercomputadora Aurora, cuyo lanzamiento se espera para finales de 2021 (un proyecto conjunto entre Intel y Cray). El prototipo de procesador se mostró en SEMICON West como una pila de 18 troqueles pequeños en un troquel grande (Foveros), un par de los cuales estaban conectados horizontalmente mediante una interconexión EMIB.
La segunda de las tres nuevas tecnologías de empaquetado de chips espaciales de Intel se llama Interconexión Omnidireccional (ODI). Esta tecnología no es más que el uso de interfaces EMIB y Foveros para la conexión eléctrica horizontal y vertical de cristales. Lo que convirtió a ODI en un elemento aparte fue el hecho de que la empresa implementó el suministro de energía para los chiplets en la pila mediante conexiones TSV verticales. Este enfoque permitirá distribuir eficazmente los alimentos. Al mismo tiempo, la resistencia de los canales TSV de 70 μm para el suministro de energía se reduce significativamente, lo que reducirá la cantidad de canales necesarios para el suministro de energía y liberará espacio en el chip para transistores (por ejemplo).
Finalmente, Intel llamó a la interfaz chip a chip MDIO la tercera tecnología para el empaquetado espacial. Este es el bus de interfaz avanzada (AIB) en forma de capa física para el intercambio de señales entre chips. Estrictamente hablando, esta es la segunda generación del bus AIB que Intel está desarrollando para DARPA. La primera generación de AIB se introdujo en 2017 con la capacidad de transferir datos a través de cada contacto a una velocidad de 2 Gbit/s. El bus MDIO proporcionará intercambio a una velocidad de 5,4 Gbit/s. Este enlace se convertirá en un competidor del autobús TSMC LIPINCON. La velocidad de transferencia de LIPINCON es mayor: 8 Gbit/s, pero Intel MDIO tiene una mayor densidad de GB/s por milímetro: 200 frente a 67, por lo que Intel afirma un desarrollo que no es peor que el de su competidor.
Fuente: 3dnews.ru