La industria avanza a toda velocidad hacia la implementación práctica de la próxima interfaz PCI Express. Esta vez en la versión 5.0 con una tasa de transferencia de 32 gigatransacciones por segundo por línea. Se estancó durante tanto tiempo durante la transición al bus PCIe 4.0 que ahora, apenas un año después del lanzamiento de las especificaciones finales de PCIe 5.0, busca ingresar al espacio comercial. ¿Por qué tanta prisa? Sus partidarios sostienen que es imposible un mayor desarrollo de la IA y la IoT sin duplicar o incluso aumentar el ancho de banda entre procesadores y aceleradores.
No hace mucho os contábamos que Astera Labs, Synopsys e Intel en una conferencia especializada en Taipei La primera solución integral para prepararse para el lanzamiento de productos PCIe 5.0. La demostración utilizó una “mezcolanza” de un controlador Intel, una capa física Synopsys y retemporizadores de Astera Labs. Obtener todo esto de un solo desarrollador (aunque, aparentemente, sin retemporizadores que restablezcan la integridad de la señal) fue posible gracias a los esfuerzos de la conocida empresa Rambus.
Rambus es conocido no sólo por sus disputas en el mundo de la ley de patentes para el diseño de interfaces, sino también por su diseño de estructuras de señales para controladores de memoria y buses de datos. Más recientemente Rambus una solución funcional para crear controladores de memoria GDDR6 con un ancho de banda de 18 Gbit/s por línea. Y hoy Rambus un conjunto de soluciones para el lanzamiento de productos con interfaz PCIe 5.0.
Quienes deseen comprarlo completo o individualmente pueden obtener licencia inmediata del kit para integrarlo en productos de terceros utilizando el bus PCI Express 5.0. El kit incluye un controlador PCIe 5.0 desarrollado por la empresa recientemente adquirida por Rambus y una capa física Rambus (PHY) patentada para la interfaz PCIe 5.0. El kit garantiza compatibilidad con especificaciones PCIe anteriores y está optimizado para la producción como parte de SoC y controladores que utilizan la tecnología de proceso de 7 nm y transistores FinFET.
Rambus, como propietario y proveedor de una solución única, garantiza un soporte integral para los desarrolladores y promete el tiempo de comercialización más rápido para los productos compatibles con el bus PCIe 5.0. Finalmente, Rambus informa que la capa física presentada es totalmente compatible y puede usarse para la última interfaz entre procesadores. , y esta es una entrada al espacio operativo en el nicho de las supercomputadoras.
Fuente: 3dnews.ru