En Samsung cada nanómetro cuenta: después de 7 nm habrá procesos tecnológicos de 6, 5, 4 y 3 nm

Hoy Samsung Electrónica reportado sobre planes para el desarrollo de procesos técnicos para la producción de semiconductores. El principal logro actual de la empresa es la creación de proyectos digitales de chips experimentales de 3 nm basados ​​en transistores MBCFET patentados. Se trata de transistores con múltiples canales de nanopáginas horizontales en puertas FET verticales (Multi-Bridge-Channel FET).

En Samsung cada nanómetro cuenta: después de 7 nm habrá procesos tecnológicos de 6, 5, 4 y 3 nm

Como parte de una alianza con IBM, Samsung desarrolló una tecnología ligeramente diferente para la producción de transistores con canales completamente rodeados por puertas (GAA o Gate-All-Around). Los canales debían adelgazarse en forma de nanocables. Posteriormente, Samsung se alejó de este esquema y patentó una estructura de transistor con canales en forma de nanopáginas. Esta estructura le permite controlar las características de los transistores manipulando tanto el número de páginas (canales) como ajustando el ancho de las páginas. Para la tecnología FET clásica, tal maniobra es imposible. Para aumentar la potencia de un transistor FinFET, es necesario multiplicar el número de aletas FET en el sustrato, y esto requiere área. Las características del transistor MBCFET se pueden cambiar dentro de una puerta física, para lo cual es necesario configurar el ancho de los canales y su número.

La disponibilidad de un diseño digital (grabado) de un chip prototipo para la producción mediante el proceso GAA permitió a Samsung determinar los límites de las capacidades de los transistores MBCFET. Hay que tener en cuenta que todavía se trata de datos de modelado informático y que el nuevo proceso técnico sólo podrá juzgarse definitivamente después de su lanzamiento a la producción en masa. Sin embargo, hay un punto de partida. La compañía dijo que la transición del proceso de 7 nm (obviamente la primera generación) al proceso GAA proporcionará una reducción del 45% en el área del troquel y una reducción del consumo del 50%. Si no se ahorra en consumo, la productividad se puede incrementar en un 35%. Anteriormente, Samsung obtuvo ahorros y ganancias de productividad al pasar al proceso de 3 nm. listado separado por comas. Resultó que era lo uno o lo otro.

La empresa considera que la preparación de una plataforma de nube pública para desarrolladores de chips independientes y empresas sin fábrica es un punto importante para la popularización de la tecnología de proceso de 3 nm. Samsung no ocultó el entorno de desarrollo, la verificación de proyectos y las bibliotecas en los servidores de producción. La plataforma SAFE (Samsung Advanced Foundry Ecosystem Cloud) estará disponible para diseñadores de todo el mundo. La plataforma en la nube SAFE se creó con la participación de importantes servicios de nube pública como Amazon Web Services (AWS) y Microsoft Azure. Los desarrolladores de sistemas de diseño de Cadence y Synopsys proporcionaron sus herramientas de diseño dentro de SAFE. Esto promete hacer que sea más fácil y económico crear nuevas soluciones para los procesos de Samsung.

Volviendo a la tecnología de proceso de 3 nm de Samsung, agreguemos que la compañía presentó la primera versión de su paquete de desarrollo de chips: GAE PDK de 3 nm versión 0.1. Con su ayuda, puedes empezar a diseñar soluciones de 3 nm hoy, o al menos prepararte para afrontar este proceso de Samsung cuando se generalice.

Samsung anuncia sus planes futuros de la siguiente manera. En la segunda mitad de este año se lanzará la producción en masa de chips mediante el proceso de 6 nm. Al mismo tiempo, se completará el desarrollo de la tecnología de proceso de 4 nm. El desarrollo de los primeros productos Samsung que utilizan el proceso de 5 nm se completará este otoño y la producción se iniciará en la primera mitad del próximo año. Además, a finales de este año, Samsung completará el desarrollo de la tecnología de proceso 18FDS (18 nm en obleas FD-SOI) y chips eMRAM de 1 Gbit. Las tecnologías de proceso de 7 nm a 3 nm utilizarán escáneres EUV con una intensidad cada vez mayor, haciendo que cada nanómetro cuente. Más adelante en el camino hacia abajo, cada paso se dará con lucha.



Fuente: 3dnews.ru

Añadir un comentario