Soporte inicial para la arquitectura RISC-V agregado al código base de Android

El repositorio AOSP (Android Open Source Project), que desarrolla el código fuente de la plataforma Android, ha comenzado a incorporar cambios para soportar dispositivos con procesadores basados ​​en la arquitectura RISC-V.

El conjunto de cambios de soporte RISC-V fue preparado por Alibaba Cloud e incluye 76 parches que cubren varios subsistemas, incluida la pila de gráficos, el sistema de sonido, los componentes de reproducción de video, la biblioteca biónica, la máquina virtual Dalvik, los marcos, las pilas de Wi-Fi y Bluetooth, y el desarrollador. herramientas y varios módulos de terceros, incluidos modelos para TensorFlow Lite y módulos de aprendizaje automático para reconocimiento de texto, clasificación de audio e imágenes.

Del conjunto total de parches, ya se han integrado en AOSP 30 parches relacionados con el entorno del sistema y las bibliotecas. Durante los próximos meses, Alibaba Cloud tiene la intención de implementar parches adicionales en AOSP para brindar soporte RISC-V en el kernel, Android Runtime (ART) y el emulador.

Soporte inicial para la arquitectura RISC-V agregado al código base de Android

Para respaldar la compatibilidad con RISC-V en Android, RISC-V International ha creado un grupo de trabajo especial llamado Android SIG, al que pueden unirse otras empresas interesadas en ejecutar la pila de software de Android en procesadores RISC-V. Impulsar la compatibilidad con RISC-V a la corriente principal de Android es una colaboración con Google y la comunidad.

Los cambios propuestos para Android son parte de una iniciativa para ampliar las aplicaciones de dispositivos basados ​​en la arquitectura RISC-V. El año pasado, Alibaba descubrió desarrollos relacionados con los procesadores XuanTie RISC-V y comenzó a promover activamente RISC-V no solo para dispositivos IoT y sistemas de servidores, sino también para dispositivos de consumo y varios chips especializados que cubren diversas aplicaciones, desde sistemas multimedia hasta procesamiento de señales y aceleradores para aprendizaje automático.

RISC-V proporciona un sistema de instrucción de máquina abierto y flexible que permite construir microprocesadores para aplicaciones arbitrarias sin requerir regalías ni condiciones para su uso. RISC-V le permite crear procesadores y SoC completamente abiertos. Actualmente, sobre la base de la especificación RISC-V, diferentes empresas y comunidades están desarrollando varias docenas de variantes de núcleos de microprocesadores, alrededor de un centenar de SoC y chips ya producidos bajo diversas licencias libres (BSD, MIT, Apache 2.0). La compatibilidad con RISC-V ha estado presente desde los lanzamientos de Glibc 2.27, binutils 2.30, gcc 7 y el kernel de Linux 4.15.

Fuente: opennet.ru

Añadir un comentario